期刊文献+

全数字化锁相倍频器的设计 被引量:5

A Design of Digital Phase--locked Frequency Multiplier
原文传递
导出
摘要 提出了一种高速、高精度、全数字化电路的锁相信频器的设计,该锁相倍频 器对于切换的输入信号能保证在两个周期内锁定。对于变频信号,其频率跟踪速度也 快。在环路中使用了单片机以对输入信号的频率变化进行预测,从而进一步提高其跟踪 精度。 A degisn of a wholly digital phase--locked frequency multiplier(PLFM) of high speed and precision is presented. The PLFM can lock in with the switched signal withen two periods. It also inherents the fast response of frequency tracking with the increase or decrease of signal frequency. A single chip microprocessor is used in the circuit to predict the change of the input frequency,assisting thus to improve the accuray of frequency tracking.
作者 黄涛 严普强
出处 《清华大学学报(自然科学版)》 EI CAS CSCD 北大核心 1990年第2期61-67,共7页 Journal of Tsinghua University(Science and Technology)
关键词 数字信号处理 锁相环 倍频器 数字化 设计 digital signal processing, phase locked loop, frequency multiplier
  • 相关文献

参考文献2

  • 1严普强,中国振动工程学会成立大会论文,1987年
  • 2严普强,中国仪器仪表学会第2届学术年会论文集,1983年

同被引文献11

引证文献5

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部