期刊文献+

一种小型化PLL电路的设计方案 被引量:1

在线阅读 下载PDF
导出
摘要 本文介绍了一种基于ADF4360系列高集成PLL电路的设计与实现,对该系列芯片和主要电路设计都进行了详细的阐述,并对最终的指标进行了仿真,使该设计方案具备了体积小、低功耗、低相位噪声、杂散抑制高等特点,达到了预期的效果,为今后的频率综合器小型化发展提供了一些可以借鉴的经验。
作者 薛猛 冯占群
出处 《产业与科技论坛》 2013年第11期73-73,127,共2页 Industrial & Science Tribune
  • 相关文献

参考文献2

二级参考文献5

  • 1白居宪.低噪声频率综合器[M].西安:西安交通大学出版社.1995.
  • 2远坂俊昭.锁相环(PLL)电路设计与应用[M].北京:科学出版社,2006.
  • 3ANALOG DEVICES, ADF4360_0 datasheet, 2004
  • 4Mark Curtin, Paul O' Brien. Phase - Locked Loops for High - Frequency Receivers and Transmitters, 1999
  • 5郗洪杰.混频环设计关键技术研究[J].无线电通信技术,2004,30(2):59-61. 被引量:5

共引文献9

同被引文献3

引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部