摘要
在深入理解MIL-STD-1553B总线协议的基础上,设计了一种基于FPGA技术的总线控制器BC模块。采用自顶向下的方法使用VHDL语言书写总线控制器程序代码,通过FPGA平台对发送器进行了测试;结果表明,接收器的逻辑功能达到了设计要求,时序指标完全符合协议规范,实现了总线控制器的功能。
This thesis proposed a design of the BC（bus controller） module for MIL-STD-1553B on the base of deeply understand the mechanism of MIL-STD-1553B.The BC designed with the top-down method based on FPGA,It had been proved effective on the FP GA.The result indicated that the design had met the timing requirements of the bus standard.
作者
李鹏
郑宾
LI Peng,ZHENG Bin（North University of China,Taiyuan 030051,China）
出处
《电脑知识与技术》
2012年第1期207-210,共4页
Computer Knowledge and Technology
