期刊文献+

基于时序电路的移位相加型8位硬件乘法器设计 被引量:1

在线阅读 下载PDF
导出
摘要 由八位加法器构成的以时序逻辑方式设计的八位乘法器,具有一定的实用价值,而且由FPGA构成实验系统后,可以很容易的用ASIC大型集成芯片来完成,性价比高,可操作性强。
作者 吴桂军 雷勇
出处 《科技信息》 2011年第31期81-81,共1页 Science & Technology Information
  • 相关文献

同被引文献2

引证文献1

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部