在FPGA上建立一个UWB脉冲发生器
摘要
用大多数FPGA都可以实现一个数字UWB（超宽带）脉；中发生器。本设计可以创建一个两倍于FPGA时钟频率的脉冲信号（图1）。以前的设计要采用异步延迟．才能制造出所需频率的脉冲。不过该设计需要一只支持三态上拉的FPGA．如Xilinx公司的Virtex2（参考文献1）。
参考文献1
-
1Park, Youngmin, and David D Wentzloff, "All-digital synthesizable UWB transmitter architectures," Proceedings of the 2008 IEEE International Conference on Ultra-Wideband, Volume 2, 2008.
-
1关于参考文献着录的重要注意事项[J].微电子学,2005,35(1):84-84.
-
2南华.时钟频率1GHz的数字信号处理器即将批量生产[J].世界产品与技术,2003(12):28-32.
-
3杜光东,刘增基.宽带综合业务数字网（二）：宽带综合业务数字网关键技术[J].数据通信,1993(2):10-18.
-
41GHz DSP突破性能极限[J].今日电子,2003(6):3-3.
-
5何相基,韩平.八毫米铁氧体三态功分器及其应用[J].电波科学学报,1991,6(1):199-201.
-
6单祥茹.小议电磁兼容与电路保护[J].中国电子商情,2010(9):57-58.
-
7李雪梅,路而红,欧海文.AES算法的快速硬件设计与实现[J].电子技术应用,2006,32(5):48-50. 被引量：11
-
8张鹏南.基于CMOS工艺时钟产生电路的设计[J].煤炭技术,2010,29(3):54-56.
-
9饶世麟.扩频体制的一种实用方法[J].遥测遥控,1997,18(4):48-51. 被引量：3
-
10何华华.IEEE 802.16资源分配方案研究[J].无线通信技术,2009,28(1):23-26. 被引量：1
