期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息

基于SET/MOS混合结构的表决器电路的设计

Design of A Voting Circuit Based on Hybrid SET/MOS Transistors
在线阅读 下载PDF
导出
摘要 基于单电子晶体管(SET)的库仑阻塞和库仑振荡效应,利用SET和MOS管的互补特性,提出了一种基于SET/MOS混合电路的新型表决器电路。利用HSPICE对所设计的表决器电路进行仿真验证,仿真结果表明SET/MOS混合电路能够实现表决器的功能。与传统CMOS电路相比,该SET/MOS混合电路使用的管子数目大大减少,功耗显著降低。 Based on the characteristics of Coulomb blockade and Coulomb oscillation of single-electron transistor（SET）,a novel voting circuit using hybrid SET/MOS is proposed.The accuracy of the voting circuit is validated by HSPICE simulation.Compared to the pure CMOS voting circuit,the number of transistors is greatly decreased and the power dissipation is reduced in the hybrid SET/MOS circuit.
作者 魏榕山 陈锦锋 陈寿昌 何明华
机构地区 福州大学物理与信息工程学院
出处 《贵州大学学报（自然科学版）》 2011年第2期58-61,共4页 Journal of Guizhou University:Natural Sciences
基金 福建省自然科学基金(2009J05143) 福建省教育厅科研项目(JA09007) 国家大学生创新性实验计划项目(091038621)
关键词 单电子晶体管 SET/MOS混合电路 表决器 HSPICE仿真 single-electron transistor hybrid SET/MOS circuit voting circuit HSPICE simulation
分类号 TN402 [电子电信—微电子学与固体电子学]
  • 相关文献

参考文献12

  • 1Linda Wilson. International technology roadmap for semiconductors [EB/OL]. (2010 -06 -21) [2011 -01 - 11 ]. http://www, itrs. net.
  • 2Robert W. Keyes. Fundamental Limits of Silicon Technology [ J ]. Proc IEEE, 2001, 89(3) : 227 -239.
  • 3Zhang F, Tang R, Kim Y B. SET-based nano-circuit simulation and design method using I-ISPICE [ J]. Microelectron J, 2005, 36 (8) :747 -748.
  • 4Likharev K K. Single-electron devices and their applications [ J]. Proc IEEE, 1999, 87(4) : 606 -632.
  • 5WASSHUBER C. Computational Single electronics [ M ]. New York: Springer-Verlag, Wien,2001.
  • 6吴勇灵.浅谈三人表决器实验电路的设计[J].物理实验,2010,30(8):33-35. 被引量：7
  • 7Inokawa H, Fujiwara A, Takahashi Y. A multiple-valued logic and memory with combined single-electron and metal-oxide-semiconductor devices [ J ]. IEEE Trans Electron Devices, 2003, 50 (2) :462 - 470.
  • 8李芹,蔡理,吴刚,王森.一种新型的多栅极SET/MOS管混合电路[J].微计算机信息,2008,24(26):290-291. 被引量：2
  • 9Sui B, Fang L, Chi Y, et al. Nano-reconfigurable cells with hybrid circuits of single-electron transistors and MOSFETs [ J ]. IEEE Trans Electron Devices, 2010, 57 ( 2 ) :2251 - 2257.
  • 10Inokawa H, Takahashi Y. A compact analytical model for asymmetric single-electron tunneling transistors [ J ]. IEEE Trans Electron Devices, 2003, 50(2) :455 -461.

二级参考文献11

  • 1史党院,蔡理,邵一丹.一种SET/CMOS混合器件模型的建立及特性分析[J].微计算机信息,2007,23(29):283-284. 被引量：1
  • 2唐介.电工学[M].北京:高等教育出版社,2005.
  • 3J.A.Hutchhy, G.I.Bourianoff, V .V .Zhimov etal. , IEEE Circuits and Device Magazine, March 2002. pp. 28-41.
  • 4A .M .Ionescu, M .Declercq, S .Mahapatra etal. , Proc .of DAC 2002, pp. 88-93.
  • 5Yasuo Takahashi, Akira Fujiwara, Yukinori Ono, and Katsumi Murase, Silicon Single-Electron Devices and Their Applications. 2000, IEEE Trans. Elec. device, 13(2):176-179.
  • 6Hiroshi Inokawa, Akira Fujiwara, Yasuo Takahashi. A Multiple- Valued Logic and Memory with Comhined Single - Electron and Metal-Oxide-Semiconductor Transistors, 2003, IEEE, Trans. on electron devices, 50(2):pp462-470.
  • 7Ki-Whan Song, Yong Kyu Lee,Jae Sung Sim etal. SET/CMOS Hyhrid Process and Multihand Filtering Circuits, 2005, IEEE Transaction on Electron Devices,Vol.52(8), pp. 1845-1850.
  • 8Kousuke Miyaji, Masumi Saitoh, Toshiro Hiramoto. Compact Analytical Model for Room-Temperature-Operating Silicon Single- Electron Transistors with Discrete Quantum Energy Levels. 2006 IEEE, Trans. on nanotechnology, 5(3):pp167-173.
  • 9Mawahih H. Sulieman, and Valeriu Beiu. Multiplexing Schemes in Single-Electron Technology. 2006, IEEE, 1(3): 424-428.
  • 10赵英侠,陈曙光,何涛发.物理电学实验仿真软件的设计[J].物理实验,2008,28(2):14-16. 被引量：5

共引文献7

贵州大学学报（自然科学版）
2011年 第2期

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部