摘要
在分析串行结构的CRC生成算法的基础上,研究了一种高效的8位并行CRC-8校验码生成算法。并且采用FPGA器件与Verilog语言,实现了18b20的56位地址码的CRC-8的校验模块。
Based on analysis of the structure of serial CRC generation algorithm,an efficient parallel 8-bit CRC-8 generation algorithm is studied in the paper.And CRC-8 checksum module of 18B20 56bit address is achieved with FPGA and Verilog language.
出处
《计算机与数字工程》
2011年第4期44-46,共3页
Computer & Digital Engineering
