摘要
介绍了一种 Ｃ Ｍ Ｏ Ｓ标准单元库评估电路的设计思想， 分别就单元延迟参数、扇出延迟特性、线负载延迟特性、触发器延迟特性、最高振荡频率等参数设计了相应的测试链， 给出了评估电路总的结构形式和版图。
The design idea for evaluation circuit is introduced.The test chains for unit load delay,fanout delay,wire load delay,flip flop delay,and the highest frequency are designed.The circuit structure and layout form for evaluation circuit——HS900EC are presented.
出处
《半导体情报》
1999年第4期47-50,共4页
Semiconductor Information
