期刊文献+

基于FPGA的图像输入缓存机制研究 被引量:1

Research On FPGA Based Image Input Buffer Design Mechanism
在线阅读 下载PDF
导出
摘要 一些简单的图像处理算法如边缘检测,平滑滤波和线性插值等都是针对输入图像若干象素临域进行计算。在FPGA中实现此类算法需要首先构造输入图像临域,根据临域大小预取若干行输入图像象素数据存入片内存储器中。本文讨论独立于计算过程的两级图像输入缓存的设计机制,该机制可用于任意的需要按行序构造输入图像临域的图像处理算法之中。 Some primary Image Processing algorithms such as edge detective,smooth filter and linearity interpolation are all in allusion to rectangular region of input image.To implement these kinds of algorithms with FPGA needs to put several lines of pixels into stor age inside FPGA to construct expectative image region.An algorithm-independent 2 level image input buffer design mechanism is in troduced,it can be used for all image processing algorithms which need horizontal input image region.
出处 《微计算机信息》 2010年第2期5-6,25,共3页 Control & Automation
关键词 双口RAM 图像处理 图像临域 图像缩放 DualPort Ram Image Processing Image Region Image Zooming
  • 相关文献

参考文献6

二级参考文献25

  • 1王毅,管会生,刘斌彬,梅顺良.基于FPGA的IDE硬盘接口卡的实现[J].微计算机信息,2006(11Z):201-203. 被引量:4
  • 2于海,樊晓桠.基于FPGA异步FIFO的研究与实现[J].微电子学与计算机,2007,24(3):210-213. 被引量:51
  • 3张定国,李梅.基于FPGA控制的高速图像实时存储[J].现代电子技术,2007,30(16):61-62. 被引量:2
  • 4[2]CYRESS.EZ-USB Technical Reference Manual May 2000
  • 5林连雷,杨英,姜守达.基于PCI总线的雷达信号采集分析系统设计[J].电子测量与仪器学报,2007,21(4):82-86. 被引量:7
  • 6Lehmann T M,Gonner C,Spitzer K.Survey:Interpolation methods in medical image processing[J].IEEE Trans Med Imag,1999,18(11):1049-1075.
  • 7Hudson R D,David I L,Peter M A.A run-time reconfigurable engine for image interpolation[C]//Proc IEEE Syrup FPGAs for Custom Configurable Computing Machines,Napa,California:IEEE,1998:88-95.
  • 8Gribbon K T,Johnston C T,Bailey D G.A real-time FPGA implementation of a barrel correction algorithm with bilinear interpolation[C]//Proe Image and Vision Computing New Zealand.Palmerston North,New Zealand:Massey University,2003:408-413.
  • 9Skarabot A,Ramponi G,Buriola L.FPGA architecture for a video wall image processor[C]//Proc SPIE Int Symp Electronic Imaging 2001.San Jose,California:SPIE,2001:75-84.
  • 10Aho E,Vanne J,Hamalainen T D,et al.Block-level parallel processing for scaling evenly divisible images[J].IEEE Trans Circuits and Systems I:Regular Papers,2005,52(12):2717-2725.

共引文献50

同被引文献4

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部