期刊文献+

基于Wishbone总线片上传感器控制系统的设计 被引量:1

Design of Sensor Control System on Chip Based on Wishbone
在线阅读 下载PDF
导出
摘要 该论文在对传统传感器节点结构的分析基础上,设计了一种基于Wishbone总线的传感器控制系统结构IP核,并在Xilinx Spantan3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构,然后详细设计了系统各模块,包括MCU、各种接口模块和系统连接模块,这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试,结果显示该设计值占用了625个Slice,最高频率达78.740MHz。 The paper has designed a sensor control system IP core based on the analysis of traditional sensor node structure,which is under WISHBONE standard.This IP core has been carried out in Xilinx's Spantan 3 series FPGA chip successfully. First of all the paper designs the sensor node control system frame,in which SHT7X is a sensor module and CC2420 is a wireless communication module, and then it inrtoduces the detaile design of sub modules, including the MCU, interface modules and the system connecte module, all these modules are under WISHBONE Bus standard. Finally, after synthesizeing ,implementing and programming,the result shows that the IP core only uses 625 Slices, and its highest frequency is up to 78.740MHz.
出处 《电脑知识与技术》 2009年第11期8809-8811,共3页 Computer Knowledge and Technology
基金 广东省自然科学基金项目:片上网络服务质量保证(QoS)关键技术的研究(07300421)
关键词 WISHBONE FPGA 片上系统 IP核 WISHBONE FPGA SoC IP core
  • 相关文献

参考文献3

二级参考文献7

共引文献37

同被引文献9

  • 1刘永山,刘建权,徐友云,蔡跃明.LDPC编码器的FPGA设计与实现[J].军事通信技术,2006,27(4):39-42. 被引量:3
  • 2智爱娟,高新凯.可重用片上总线Wishbone的研究[J].煤矿机械,2007,28(3):87-89. 被引量:1
  • 3Gallager R G. Low-density parity-check codes[J]. IRE Trans Inform Theory, 1962, IT-8: 21-- 28.
  • 4Richardson T J, Urbanke R L. Efficient encoding of low- density parity-check codes[J]. IEEE Trans Inform Theory, 2001,47 : 638-- 656.
  • 5Opencores Org. Wishbone system-on-chip(SOC) intercon- nection architecture for portable IP cores(B. 3)[EB/OL]. [2009-09-08]. http..//ww, opencores, org.
  • 6Eleftheriou E, Obcer. Low-density parity-check codes for DSL transmission[C]//Temporary Document BI-095, ITU- T SS, Study Group 15/4, Goa, India, 23 -- 27 Oct, 2000: 1752--1757.
  • 7Lee D U, Luk W, Wang C, et al. A flexible hardware encoder for low-density parity check codes[C]//Proc IEEE Symp Field-Programmable Custom Computing, 2004: 101--111.
  • 8窦建华,孙强,陆俊峰.基于JTAG和FPGA的嵌入式SOC验证系统设计与实现[J].合肥工业大学学报(自然科学版),2009,32(3):336-339. 被引量:9
  • 9李乙成,周祖成,陈尚松.SoC片上总线技术的研究[J].半导体技术,2003,28(2):33-35. 被引量:13

引证文献1

二级引证文献2

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部