摘要
基于FPGA的数字基带系统是超高频频段射频识别读写器中的关键部分。根据EPCglobalClass 1 Gen 2标准,用Verilog语言编写了脉冲间隔编码模块和双相空号解码模块,并用C语言编写了其驱动程序,生成组件模块。组件作为Nios II嵌入系统的模块,可以重复使用。对于应用程序开发者,不用了解硬件结构就可以使用标准C函数操作组件,使得开发简便快捷,节省了时间和成本。
Digital baseband system based on FPGA is one of the major components of UHF （ Ultra - high Frequency） band RFID （ Radio Frequency Identification） reader. According to the standard of EPCglobal Class 1 Gen 2, pulse interval encode （PIE） module and FM0 code module are designed by using Verilog language. The drivers of these modules are developed for Nios Ⅱ embedded system using C language. And these modules act as the model of Nios embedded system and can be reused. It is convenient for those who don＇t know the structure of the hardware using the basic C language to operate the component.
出处
《电讯技术》
北大核心
2009年第5期25-28,共4页
Telecommunication Engineering
基金
国际合作项目(KHY063106007)
