摘要
在分析CCD驱动的基础上,以复杂可编程逻辑器件(CPLD)为平台,使用VHDL语言进行硬件描述来完成对CCD的时序驱动及对数据量化、采集的控制设计.
Timing schedules have been examined in details, complete the design of timing control with VHDL base on complex programmable logic device （CPLD） as the hardware platform.
出处
《吉林建筑工程学院学报》
CAS
2008年第3期93-96,共4页
Journal of Jilin Architectural and Civil Engineering
