摘要
详细论述了一种建立时间为５０ｎｓ（ｍａｘ，精确到０．１％）的高速缓冲器的工作原理及其特殊结构。借助Ｔｓｐｉｃｅ和ＣＡＤ技术对电路设计和工艺过程中的实时参数进行模拟设计，使研制的高速缓冲器具有高速度、高精度和高可靠性。介绍了高速缓冲器在转换时间为６μｓ的１２位Ａ／Ｄ转换器中的应用情况。
A high-speed buffer circuit with a settling time of 50 ns has been developed. The oper- ational principle and the special structure of the circuit are described.The developed device features.. high speed . high accuracy and high reliability. The application of the buffer in a 6-μs 12-bit A/D converter is discussed.
出处
《微电子学》
CAS
CSCD
北大核心
1997年第4期276-279,共4页
Microelectronics
关键词
模拟集成电路
A/D转换器
高速缓冲器
Analog IC , Analog-to-digital converter,.High speed buffer EEACC 1265H , 2570
