期刊文献+

网络处理器中FBI单元的设计及其Verilog HDL实现

Design and Implementation of FBI Unit in Network Processer with Verilog HDL
在线阅读 下载PDF
导出
摘要 FBI(Fast Bus Interface)单元是实现网络处理器外部接口与网络处理器内部总线高速数据传输的关键。通过深入研究FBI单元,阐述了它的结构及其功能,运用Verilog HDL语言设计了一个FBI接口,在Model- sim SE PLUS 6.0上进行仿真,实现了整体模块的功能。 FBI unit is key to the implementation of high speed data transmission between the external interface and internal bus. An analysis is made of the configuration and the typical functions of FBI unit and a design of FBI interface with Verilog HDL is given. Simulations are performed using Modelsim SE PLUS 6. 0 with desired results.
作者 王敏 邱智亮
出处 《电子科技》 2007年第6期9-13,共5页 Electronic Science and Technology
关键词 FBI IX总线 TFIFO RFIFO Hash单元 FBI IX BUS TFIFO RFIFO Hash unit
  • 相关文献

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部