期刊文献+

Turbo简化译码算法的FPGA设计与实现 被引量:1

在线阅读 下载PDF
导出
摘要 在深入分析Turbo译码算法的基础上,采用MAX-LOG-MAP算法进行了Turbo码译码器的FPGA设计与实现,并给出相应实现参数和结构。对FPGA的实现与MATLAB浮点算法做了仿真比较。
出处 《电子技术应用》 北大核心 2007年第6期95-97,共3页 Application of Electronic Technique
  • 相关文献

参考文献6

  • 1BERRON C, GLAVICUS A, THITIMAAJSHIMA P. Near shannon limit error-correcting coding and decoding: Turbocodes(1) [C]. ICC' 93,1993 : 1064-1074.
  • 23GPP TS 25.212 Release6. Multiplexing and channel coding (FDD) [S], 2005.
  • 3王新梅 肖国镇.纠错码-原理与方法[M].西安:西安电子科技大学出版社,2001..
  • 4ROBERTSON P, VILLEBRUN E, HOELER P. A comparison of optimal and sub-optimal MAP decoding algorithms operating in the log domain [C]. ICC.1995,1995: 1009-1013.
  • 5MONTORSI G, BENEDETTO S. Design of fixed-point iterative decoders for concatenated codes with interleavers IEEE Journal on Selected Areas in Communications, 2001 871-882.
  • 6WU Yu Fei, WOERNER B D, BLANKENSHIP T K. Data width requirements in SISO decoding with module normalization. IEEE Trans. On Commun, 2001,(49)11.

共引文献144

同被引文献1

引证文献1

二级引证文献1

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部