摘要
目的研究CRC编码中模2除法运算的规则,解决CRC编解码过程中的延时问题。方法对CRC编码中模2除法进行变换,得出一种无延时、简单、实用的编码算法。结果采用Verilog语言设计一个经过验证的16位无延时的CRC-16软核。结论该软核可直接应用到具有CRC-16校验电路的收发器中。
Aim To research the algorithm of CRC coding based on the arithmetic of modulo 2 for the purpose of decreasing the delay generated in CRC code calculating. Methods Transform the arithmetic of modulo 2 in CRC coding, design a simple and practical coding algorithm without delay. Results A CRC-16 Soft-core was designed and verified by using Verilog HDL which has no delay. Conclusion The Soft-core can be used directly in the transceiver with the CRC-16 verifying circuit.
出处
《西北大学学报（自然科学版）》
CAS
CSCD
北大核心
2006年第6期895-898,共4页
Journal of Northwest University（Natural Science Edition）
基金
国家863基金资助项目(2003AA1Z1190)
陕西省科研发展基金资助项目(2004K05-G4)
