期刊文献+

基于卷积交织的SDRAM控制器的设计 被引量:5

Design of SDRAM Controller Based on Convolutional Interleaver
在线阅读 下载PDF
导出
摘要 针对SDRAM复杂的控制逻辑,使用简化的状态机模型实现了卷积交织的SDRAM控制器设计,本设计比通用SDRAM控制器使用更少的逻辑资源,最高运行时钟频率超过120MHz,在ADTB-T发射机和接收机中运行良好。 This paper presents the implementation of a new SDRAM controller based on convolutional interleaver by using simplified status machine module. The controller achieves the speed of higher than 120 MHz and operates well in ADTB-T transmitter and receiver.
出处 《电视技术》 北大核心 2006年第12期29-31,共3页 Video Engineering
关键词 卷积交织 SDRAM控制器 状态机 convolutional interleaver SDRAM controller , status machine
  • 相关文献

参考文献3

二级参考文献8

  • 1仇佩亮,姚庆栋,李光球.数字HDTV地面广播传输方法──第三讲Reed-Solomon码[J].广播与电视技术,1995,22(9):43-49. 被引量:2
  • 2SDR SDRAM Controller White Paper. Altera Corporation, August 2002. http://www.ahera.com/literature.
  • 3MICRON SYNCHRONOUS DRAM Data Sheet.Micron Technology Inc, 2002. http://www.micron.com/dramds
  • 4王新梅,纠错码,1996年
  • 5姚庆栋,数字无线传输,1992年,247页
  • 6AMBATM Specification (Rev2.0)[S], ARM, 1999.
  • 7Micron 1GB DDR2 SDRAM datasheet [DB], Micro Technology Inc, 2004.
  • 8Hynix DDR2 SDRAM Device Operation & Timing Diagram[DB], Hynix Semiconductor Inc, 2004.

共引文献43

同被引文献20

引证文献5

二级引证文献28

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部