摘要
在电子设计自动化领域内，用硬件描述语言ＶＨＤＬ和逻辑综合方法是目前最先进的ＣＡＤ手段之一。笔者通过数字大规模集成电路的设计过程介绍ＶＨＤＬ的文件组织、用ＶＨＤＬ对数字系统的分层设计和综合策略。
The hardware description language VHDL and logic synthesis are the state-of-the-art design methodology in the electronics design automation (EDA)field. The paper presents the file organizations and lavel views to implement a VHDL-oriented hierarchical tree for describing a digital system and the strategy for synthesizing it.
出处
《固体电子学研究与进展》
CAS
CSCD
北大核心
1995年第2期157-163,共7页
Research & Progress of SSE
