摘要
根据国际电信联盟标准Ｇ．７１２，我们进行了６０路３２ｋｂｐｓＡＤＰＣＭ系统的开发研制工作。本文论述了该系统大规模专用集成电路设计过程中高速浮点来法器的实现方法：主要是速度与规模矛盾的解决，浮点数与定点数之间的变换，尾数与指数部分的处理以及其它一些硬件实现方面的问题。
According to the CCITT recommendation G.721 we developed a 60 channels 32kbps ADPCM system.This papaer discusses the design of a high speed floating point multiplier in the whole-system-VLSI-chip.The maier subjects are:compromise of the contradiction between speed and scale;transformation between floating point number and fixed point number;mantissa and exponent processing,and other hardware design problems.
基金
国家教委博士重点基金
关键词
ASIC设计
集成电路
浮点乘法器
asic design
floatingpoint multiply
pipeline structure
