期刊文献+

基于Simulink的小数-N分频锁相频率合成器设计与仿真 被引量:1

Design and Simulation of the Fractional-N PLL Frequency Synthesizers Based on Simulink
在线阅读 下载PDF
导出
摘要 提出了整数锁相频率合成器中存在的问题,结合实例介绍了小数-N分频的基本原理和对应的锁相频率合成器的有效实现方法.通过应用 Simulink 设计了电路模型,并进行仿真实验. 结果表明了这种实现方法的可行性和有效性. This paper discussed the problem in the integer PLL Frequency Synthesizers,introduced the basic principle of Fractional-N divider and the efficient way to realize the corresponding Fractional-N PLL Frequency Synthesizers. The simulation results through simulink proved feasibility and efficiency of the method.
作者 钱裕禄
机构地区 浙江万里学院
出处 《浙江万里学院学报》 2004年第5期87-89,共3页 Journal of Zhejiang Wanli University
关键词 小数-N分频 锁相 频率合成器 Simulink实现 fractional-N phase-locked frequency synthesizers realization of simulink
  • 相关文献

参考文献1

  • 1[1]ROLAND E B. Phase-Locked Loops Design,Simulation,and Applications[M].北京:清华大学出版社,2003.

同被引文献1

引证文献1

二级引证文献5

相关作者

内容加载中请稍等...

相关机构

内容加载中请稍等...

相关主题

内容加载中请稍等...

浏览历史

内容加载中请稍等...
;
使用帮助 返回顶部