本文提出了一种新型高带宽密度、低功耗的面向片上(Die to Die,D2D)互连的7阶相关非归零(Non-Return-to-Zero,NRZ)编码接口电路结构.为了进一步提高5阶相关NRZ编码在D2D互连中的信噪比和带宽密度,设计了基于发射矩阵和接收矩阵的编解码...本文提出了一种新型高带宽密度、低功耗的面向片上(Die to Die,D2D)互连的7阶相关非归零(Non-Return-to-Zero,NRZ)编码接口电路结构.为了进一步提高5阶相关NRZ编码在D2D互连中的信噪比和带宽密度,设计了基于发射矩阵和接收矩阵的编解码电路.基于发射矩阵,在发射端设计了基于电压模驱动的编码电路,有效降低了功耗;基于接收矩阵,在接收端设计了基于有源可调电感的解码均衡电路,提高了通信速率.同时,为了解决接收端时钟偏斜问题,还设计了误码校准电路.该接口电路采用28 nm CMOS(Complementary Metal Oxide Semiconductor)工艺设计,核心面积为3 mm^(2),可适用于10~50 mm的片上互连.后端仿真结果表明,在奈奎斯特频率为20 GHz、信道插损为-8 d B的条件下,接收端最窄眼宽为0.45 UI,误码率小于10^(-15),能耗效率为1.2 p J/b,带宽密度为448 Gbps/mm.展开更多
文摘本文提出了一种新型高带宽密度、低功耗的面向片上(Die to Die,D2D)互连的7阶相关非归零(Non-Return-to-Zero,NRZ)编码接口电路结构.为了进一步提高5阶相关NRZ编码在D2D互连中的信噪比和带宽密度,设计了基于发射矩阵和接收矩阵的编解码电路.基于发射矩阵,在发射端设计了基于电压模驱动的编码电路,有效降低了功耗;基于接收矩阵,在接收端设计了基于有源可调电感的解码均衡电路,提高了通信速率.同时,为了解决接收端时钟偏斜问题,还设计了误码校准电路.该接口电路采用28 nm CMOS(Complementary Metal Oxide Semiconductor)工艺设计,核心面积为3 mm^(2),可适用于10~50 mm的片上互连.后端仿真结果表明,在奈奎斯特频率为20 GHz、信道插损为-8 d B的条件下,接收端最窄眼宽为0.45 UI,误码率小于10^(-15),能耗效率为1.2 p J/b,带宽密度为448 Gbps/mm.
