期刊文献+
共找到29篇文章
< 1 2 >
每页显示 20 50 100
Probabilistic load flow method considering large-scale wind power integration 被引量:4
1
作者 Xiaoyang DENG Pei ZHANG +3 位作者 Kangmeng JIN Jinghan HE Xiaojun WANG Yuwei WANG 《Journal of Modern Power Systems and Clean Energy》 SCIE EI CSCD 2019年第4期813-825,共13页
The increasing penetration of wind power brings great uncertainties into power systems,which poses challenges to system planning and operation.This paper proposes a novel probabilistic load flow(PLF)method based on cl... The increasing penetration of wind power brings great uncertainties into power systems,which poses challenges to system planning and operation.This paper proposes a novel probabilistic load flow(PLF)method based on clustering technique to handle large fluctuations from large-scale wind power integration.The traditional cumulant method(CM)for PLF is based on the linearization of load flow equations around the operation point,therefore resulting in significant errors when input random variables have large fluctuations.In the proposed method,the samples of wind power and loads are first generated by the inverse Nataf transformation and then clustered using an improved K-means algorithm to obtain input variable samples with small variances in each cluster.With such pre-processing,the cumulant method can be applied within each cluster to calculate cumulants of output random variables with improved accuracy.The results obtained in each cluster are combined according to the law of total probability to calculate the final cumulants of output random variables for the whole samples.The proposed method is validated on modified IEEE 9-bus and 118-bus test achieve a better performance with the consideration of both traditional CM,2 m+1 point estimate method(PEM),Monte Carlo simulation(MCS)and Latin hypercube sampling(LHS)based MCS,the proposed method can achieve a better performance with the consideration of bothcomputational efficiency and accuracy. 展开更多
关键词 CUMULANT method(CM) Improved K-MEANS algorithm large-scale wind power integration PROBABILISTIC load flow(PLF)
原文传递
面向大型结构实时计算的显卡加速显式非线性振型叠加法
2
作者 王贞 黄健君 +2 位作者 武文斌 吴斌 徐小洋 《地震工程与工程振动》 北大核心 2025年第5期154-163,共10页
该文针对具有局部耗能非线性的大型桥梁结构的实时计算问题,提出了一种图形处理器(graphics processing unit,GPU)加速的显式非线性振型叠加法(explicit nonlinear mode superposition method,ENMS)。该方法视非线性反力为外荷载,采用... 该文针对具有局部耗能非线性的大型桥梁结构的实时计算问题,提出了一种图形处理器(graphics processing unit,GPU)加速的显式非线性振型叠加法(explicit nonlinear mode superposition method,ENMS)。该方法视非线性反力为外荷载,采用振型叠加法对单积分步线性运动方程进行解耦,并采用显式逐步积分法求解,避免了运动方程迭代求解,利用了振型叠加法的快速计算优势,大幅提升计算效率。针对方程已经解耦的特征,利用GPU加速计算,进一步提升计算效率。某大跨度斜拉桥数值仿真研究表明:对于存在局部非线性的大型多自由度结构,该方法可利用Midas Civil导出的参数方便地进行动力响应求解,结果精度高;对于黏滞阻尼器的指数阻尼Maxwell模型,二分法能够准确求解阻尼力,较好地解决非线性阻尼器建模问题;GPU加速可显著提升显式非线性振型叠加法计算效率。 展开更多
关键词 大型桥梁结构 局部非线性 非线性振型叠加法 显式积分算法 GPU加速计算 实时计算分析
在线阅读 下载PDF
改进型MVR-CORDIC算法研究 被引量:6
3
作者 甘露 吴国纲 +2 位作者 徐政五 杨芸霞 陈晓旭 《电子科技大学学报》 EI CAS CSCD 北大核心 2004年第5期489-491,共3页
分析了CORDIC算法的基本原理和MVR-CODIC算法的特点。在此基础上,提出了一种改进型MVR-CODIC算法,利用查ROM表代替原算法中比例因子的计算方法,讨论了改进后算法的所需ROM表的容量,给出了实现框图。实验证明,改进型MVR-CODIC算法更适合... 分析了CORDIC算法的基本原理和MVR-CODIC算法的特点。在此基础上,提出了一种改进型MVR-CODIC算法,利用查ROM表代替原算法中比例因子的计算方法,讨论了改进后算法的所需ROM表的容量,给出了实现框图。实验证明,改进型MVR-CODIC算法更适合于用大规模集成电路实现。 展开更多
关键词 MVR-CORDIC算法 微旋转 超大规模集成电路 现场可编程逻辑器件
在线阅读 下载PDF
基于CORDIC改进算法的高速DDS电路设计 被引量:20
4
作者 姚亚峰 付东兵 杨晓非 《华中科技大学学报(自然科学版)》 EI CAS CSCD 北大核心 2009年第2期25-27,56,共4页
实现了一种改进的CORDIC算法,其迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,提高了CORDIC算法的运行速度,并且基于这种改进的CORDIC算法和并行流水结构,完成了一... 实现了一种改进的CORDIC算法,其迭代方向由输入角二进制表示时的各位位值直接确定,避免了CORDIC基本算法中迭代方向需由剩余角度计算结果决定的不足,提高了CORDIC算法的运行速度,并且基于这种改进的CORDIC算法和并行流水结构,完成了一种高速直接数字频率合成(DDS)数字核心电路设计.该电路在Jazz公司0.35μm工艺(ri35sy101库)条件下达到1 GHz的工作频率,具有参数灵活可调特征,可作为IP应用于AD9858和AD9910等高端DDS芯片. 展开更多
关键词 电路设计 直接数字频率合成 超大规模集成电路 角度旋转 CORDIC算法
原文传递
大规模动力系统高精度増维精细积分方法快速算法 被引量:5
5
作者 吴泽艳 王立峰 武哲 《振动与冲击》 EI CSCD 北大核心 2014年第2期188-192,共5页
考虑高精度増维精细积分法求解大规模动力系统快速算法。为提高増维精细积分方法求解大规模动力系统精度,将非齐次项近似为高阶多项式,形成高精度増维精细积分方法;为减少计算时间、提高计算效率,提出高精度増维精细积分方法快速算法。... 考虑高精度増维精细积分法求解大规模动力系统快速算法。为提高増维精细积分方法求解大规模动力系统精度,将非齐次项近似为高阶多项式,形成高精度増维精细积分方法;为减少计算时间、提高计算效率,提出高精度増维精细积分方法快速算法。算例表明,通过提高非齐次项近似阶数可显著提高计算精度,快速算法可使计算效率呈量级提高,高精度快速算法适合大规模动力系统长时间推进计算。 展开更多
关键词 大规模动力系统 増维精细积分 高精度 快速算法
在线阅读 下载PDF
基于改进欧几里德算法的可重构性逆元结构 被引量:4
6
作者 袁丹寿 戎蒙恬 《上海交通大学学报》 EI CAS CSCD 北大核心 2006年第1期36-40,共5页
基于欧几里德算法,提出了一种可重构的有限域GF(2k)(1<k≤m)逆元结构.其中,m是此逆元结构所支持的最大有限域的度.通过添加一组配置信号使逆元结构支持可变有限域,同时采用门控时钟关闭未使用的触发器以减少功耗.该逆元结构具有高灵... 基于欧几里德算法,提出了一种可重构的有限域GF(2k)(1<k≤m)逆元结构.其中,m是此逆元结构所支持的最大有限域的度.通过添加一组配置信号使逆元结构支持可变有限域,同时采用门控时钟关闭未使用的触发器以减少功耗.该逆元结构具有高灵活性、低功耗和低复杂度等特点,它适合变有限域、低硬件复杂度的智能卡加密算法的VLSI设计. 展开更多
关键词 有限域 逆元 欧几里德算法 可重构 超大规模集成电路
在线阅读 下载PDF
大场景SAR图像舰船目标快速检测 被引量:4
7
作者 甄勇 刘伟 +1 位作者 赵拥军 陈建宏 《信息工程大学学报》 2016年第5期535-540,共6页
基于SAR图像的舰船目标检测是海洋监视应用的重要方面,随着SAR图像资源的不断丰富,计算速度成为衡量舰船目标检测算法的重要指标。针对大场景SAR图像,提出一种基于分块CFAR的舰船目标快速检测算法。首先通过图像增强提高舰船目标与海洋... 基于SAR图像的舰船目标检测是海洋监视应用的重要方面,随着SAR图像资源的不断丰富,计算速度成为衡量舰船目标检测算法的重要指标。针对大场景SAR图像,提出一种基于分块CFAR的舰船目标快速检测算法。首先通过图像增强提高舰船目标与海洋杂波之间的对比度,然后利用差异性参数进行分块筛选,剔除不包含目标的区域,最后对待检测区域实现基于积分图的快速CFAR检测。TerraSAR_X实测数据的实验结果验证了该方法的有效性。 展开更多
关键词 大场景SAR图像 舰船检测 快速算法 分块CFAR 积分图
在线阅读 下载PDF
八角形斯坦纳树问题的文化基因算法 被引量:1
8
作者 叶福玲 朱伟大 +1 位作者 徐赛娟 刘耿耿 《福州大学学报(自然科学版)》 CAS 北大核心 2019年第6期728-733,共6页
针对多端线网互连问题,提出以超大规模集成电路物理设计中布线阶段应用较多的斯坦纳树为切入点,采用一种基于种群的全局搜索和基于个体的局部启发式搜索相结合的文化基因算法,对八角形斯坦纳树的结构进行优化,从而进一步缩减线长.使用P... 针对多端线网互连问题,提出以超大规模集成电路物理设计中布线阶段应用较多的斯坦纳树为切入点,采用一种基于种群的全局搜索和基于个体的局部启发式搜索相结合的文化基因算法,对八角形斯坦纳树的结构进行优化,从而进一步缩减线长.使用Prim算法预处理取得初始种群,并重新修改了原本的文化基因的编码以及相关操作,以便可以处理八角形斯坦纳树构建这一离散问题,利用八角形结构,使其能在全局范围内,快速收敛并全局寻优.实验结果表明,所提算法能获得较好拓扑的八角形斯坦纳树,快速得到多端线网最优或者较优的布线结果,缩减布线的线长. 展开更多
关键词 文化基因算法 斯坦纳树 超大规模集成电路 布线
在线阅读 下载PDF
高速大规模集成电路网络的快速部分高斯消元仿真方法 被引量:1
9
作者 蔡兴建 毛军发 袁正宇 《上海交通大学学报》 EI CAS CSCD 北大核心 2000年第2期237-240,共4页
提出了一种时域内含互连线的高速非线性大规模集成电路网络的快速部分高斯消元仿真方法.将电路分析改进节点导纳矩阵方程的导纳矩阵[Y]中含有非线性电路元件贡献的行移到最上方的位置,由于线性元件对[Y]矩阵的贡献不随时间变化... 提出了一种时域内含互连线的高速非线性大规模集成电路网络的快速部分高斯消元仿真方法.将电路分析改进节点导纳矩阵方程的导纳矩阵[Y]中含有非线性电路元件贡献的行移到最上方的位置,由于线性元件对[Y]矩阵的贡献不随时间变化,因此在每个时间采用点上只需对[Y]最上方的几行实施高斯消元法.应用实例表明,部分高斯消元仿真方法具有速度快。 展开更多
关键词 大规模集成电路 快速仿真 部分高斯消元法
在线阅读 下载PDF
算法的相关性变换与划分带个数的关系 被引量:1
10
作者 王树义 《大连理工大学学报》 EI CAS CSCD 北大核心 1995年第3期422-424,共3页
使用相关性变换法,划分并映射循环算法到具有固定尺寸的Systolic阵列.下标集合被划分成若干条带,划分带的条数与变换后的Systolic阵列算法的执行时间成正比.指出了Moldovan给出的计算划分带条数的公式有很... 使用相关性变换法,划分并映射循环算法到具有固定尺寸的Systolic阵列.下标集合被划分成若干条带,划分带的条数与变换后的Systolic阵列算法的执行时间成正比.指出了Moldovan给出的计算划分带条数的公式有很大局限性,给出了由空间变换计算划分带条数的方法. 展开更多
关键词 算法 算法变换 算法划分 相关性变换 划分带
在线阅读 下载PDF
一种考虑拥挤度的布线模型及其算法 被引量:1
11
作者 陈秀华 《福州大学学报(自然科学版)》 CAS 北大核心 2015年第1期47-53,共7页
为提高超大规模集成电路(VLSI)布线的布通率,加快布线速度,提出一种总体布线和详细布线交替进行的多级布线算法.在每一级布线中对局部线网进行总体和详细布线,增加总体布线和详细布线间的交互性,利用代价函数,使用多种策略来优化布线结... 为提高超大规模集成电路(VLSI)布线的布通率,加快布线速度,提出一种总体布线和详细布线交替进行的多级布线算法.在每一级布线中对局部线网进行总体和详细布线,增加总体布线和详细布线间的交互性,利用代价函数,使用多种策略来优化布线结果,得到更为准确的布线资源估计,最终减少拥挤度,提高布通率.采用标准的测试例子集对所提方法进行测试,实验结果在一定程度上说明了算法的有效性. 展开更多
关键词 超大规模集成电路 多级布线算法 布线模型 拥挤度
原文传递
热效应布局下的缓冲器插入时序优化方法
12
作者 王新胜 韩良 喻明艳 《北京航空航天大学学报》 EI CAS CSCD 北大核心 2015年第10期1813-1820,共8页
随着集成电路的集成度越来越高,芯片的发热量越来越大且其内部温度呈不均匀分布,这会影响关键路径的传播延时,进而影响基于缓冲器插入的关键路径性能.提出了一种考虑芯片热效应布局优化的缓冲器插入时序优化方法,在版图设计的早期... 随着集成电路的集成度越来越高,芯片的发热量越来越大且其内部温度呈不均匀分布,这会影响关键路径的传播延时,进而影响基于缓冲器插入的关键路径性能.提出了一种考虑芯片热效应布局优化的缓冲器插入时序优化方法,在版图设计的早期估计芯片的热分布和温度分布并且把其应用到版图布局优化和RC延时模型中.同时利用模拟退火算法基于热分布调整并优化布局,最后在最优布局下利用提出的缓冲器插入模型和快速插入算法进行时序优化.仿真结果表明相对于不考虑温度效应布局优化的缓冲器插入方法,缓冲器插入延时优化方法能有效降低最坏延时和缓冲器插入数目,最坏延时比传统方法降低9%~18%,比文献已经提出的最好方法降低5%~7%,缓冲器插入数比其少10~20个. 展开更多
关键词 大规模集成电路 布局规划 缓冲器插入 互连线 模拟退火算法
原文传递
图像旋转VLSI流水结构设计
13
作者 袁雅婧 桑红石 +1 位作者 侯云峰 张天序 《华中科技大学学报(自然科学版)》 EI CAS CSCD 北大核心 2012年第1期10-14,共5页
提出了一种基于3步平移算法的实时图像二维旋转VLSI流水结构.该结构采用了一种新颖的缓存机制,通过错位存储中间结果和单独存储列平移量的方式,显著减少了片上存储器的总容量,同时也减少了整个旋转过程中无效数据的处理量,提高了数据通... 提出了一种基于3步平移算法的实时图像二维旋转VLSI流水结构.该结构采用了一种新颖的缓存机制,通过错位存储中间结果和单独存储列平移量的方式,显著减少了片上存储器的总容量,同时也减少了整个旋转过程中无效数据的处理量,提高了数据通过率.该设计采用SMIC 0.18μm CMOS工艺进行了流片,在100MHz工作频率下,对一幅512×512的图像旋转45°,处理时间约为3.81ms,满足了大多数图像处理系统的实时性要求. 展开更多
关键词 图像处理 图像旋转 3步平移算法 缓存机制 超大规模集成电路流水结构
原文传递
一种求解RSMT布线问题的PSO算法 被引量:1
14
作者 陈秀华 朱自然 《闽江学院学报》 2014年第5期39-44,共6页
最小直角斯坦纳树(RSMT)问题是超大规模集成电路布线中的重要问题之一,是典型的NP困难组合优化问题.为了有效地解决超大规模集成电路布线中的RSMT问题,提出一种粒子群优化算法,借助直角Steiner树的一些性质,采用Steiner点编码方案,寻找... 最小直角斯坦纳树(RSMT)问题是超大规模集成电路布线中的重要问题之一,是典型的NP困难组合优化问题.为了有效地解决超大规模集成电路布线中的RSMT问题,提出一种粒子群优化算法,借助直角Steiner树的一些性质,采用Steiner点编码方案,寻找优化的Steiner点位置以减少直角Steiner树的长度.对几组布线模型实例进行了仿真测试,表明了该算法的有效性. 展开更多
关键词 超大规模集成电路(VLSI) 最小直角斯坦纳树 布线算法
在线阅读 下载PDF
一种平面区域的剖分 被引量:1
15
作者 王绍钧 《微细加工技术》 1994年第2期9-15,共7页
本文提出一种图形剖分算法,可将任意条折线围成的平面区域,划分为一个互相不交的子域的集合。这种子域是LSI掩模版加工设备可加工的。由此,LSI掩模版图的设计,可避免受到加工设备的限制,使图样不论如何复杂,可以根据电路需... 本文提出一种图形剖分算法,可将任意条折线围成的平面区域,划分为一个互相不交的子域的集合。这种子域是LSI掩模版加工设备可加工的。由此,LSI掩模版图的设计,可避免受到加工设备的限制,使图样不论如何复杂,可以根据电路需要进行设计,从而保证电路性能。 展开更多
关键词 集成电路 版图图样 设计 平面区域
在线阅读 下载PDF
素数域椭圆曲线密码加速器的VLSI实现 被引量:5
16
作者 谢天艺 黄凯 +2 位作者 修思文 唐从学 严晓浪 《计算机工程与应用》 CSCD 北大核心 2016年第1期89-94,共6页
分析了素数域椭圆曲线密码(ECC)算法的软件效率,针对软件效率较低的问题,对密码系统进行软硬件划分,提出了一种适用于椭圆曲线密码SoC的硬件加速器设计,并设计了密码SoC的结构。硬件加速器实现了素数域的点乘和素数检测,以少量的面积为... 分析了素数域椭圆曲线密码(ECC)算法的软件效率,针对软件效率较低的问题,对密码系统进行软硬件划分,提出了一种适用于椭圆曲线密码SoC的硬件加速器设计,并设计了密码SoC的结构。硬件加速器实现了素数域的点乘和素数检测,以少量的面积为代价提升了系统性能。密码芯片实现了SM2商用密码标准规定的6种算法。加速器基于HJTC 0.11μm eFlash单元库,面积约为0.6 mm^2。在50 MHz的频率下,192 bit非固定点乘运算性能为167次/s,256 bit非固定点乘运算性能为94次/s。实验结果表明,该加速器的单位面积性能高于其他同类设计。 展开更多
关键词 椭圆曲线 超大规模集成电路(VLSI) 点乘 素数域 SM2算法
在线阅读 下载PDF
一种基于LZW算法的数据无损压缩硬件实现 被引量:6
17
作者 刘洪庆 王新才 +1 位作者 沈海斌 缪志宏 《机电工程》 CAS 2008年第8期1-4,共4页
针对软件实现的压缩、解压方案存在消耗资源过多、速度慢的特点,介绍了一种基于LZW算法的硬件实现的无损压缩器,并根据算法的特点提出了其体系结构。该结构采用了一种并行的字典搜索策略,极大地提高了字串的搜索速度。在压缩器的设计中... 针对软件实现的压缩、解压方案存在消耗资源过多、速度慢的特点,介绍了一种基于LZW算法的硬件实现的无损压缩器,并根据算法的特点提出了其体系结构。该结构采用了一种并行的字典搜索策略,极大地提高了字串的搜索速度。在压缩器的设计中控制部分和数据处理部分明确分工,有利于功能的扩展。仿真结果显示,该设计的压缩器可以正确实现压缩,资源占用情况可以接受;工作频率达到210 MHz,总的数据处理能力达到750 Mbps,处理性能比软件实现的处理能力快20多倍。 展开更多
关键词 无损压缩 超大规模集成电路 硬件 字典压缩 LZW算法
在线阅读 下载PDF
基于CORDIC算法的高斯随机噪声实时产生研究 被引量:2
18
作者 姚琮 张兴敢 王茹琪 《南京理工大学学报》 EI CAS CSCD 北大核心 2006年第3期336-338,351,共4页
该文提出了一种基于坐标旋转数字计算机(CORD IC)算法实时产生高斯随机噪声的硬件实现方法。运用变换抽样法处理均匀分布随机序列,实时产生一对独立的高斯噪声序列,处理过程中用到的对数、开方、三角函数等超越代数计算利用CORD IC算法... 该文提出了一种基于坐标旋转数字计算机(CORD IC)算法实时产生高斯随机噪声的硬件实现方法。运用变换抽样法处理均匀分布随机序列,实时产生一对独立的高斯噪声序列,处理过程中用到的对数、开方、三角函数等超越代数计算利用CORD IC算法,构建运算功能单元在超大规模集成电路上实现。硬件仿真结果表明,这种方法生成的高斯噪声精度高,误差小,性能稳定,硬件速度可达到90 MHz以上,适用于高速信号处理领域。 展开更多
关键词 高斯随机噪声 变换抽样 坐标旋转数字计算机算法 超大规模 集成电路
在线阅读 下载PDF
时序分析中时序约束条件的确立和检验算法 被引量:1
19
作者 尹国丽 林争辉 刘彦松 《上海交通大学学报》 EI CAS CSCD 北大核心 2003年第6期809-811,共3页
针对同步多相时序电路在满足建立时间约束时却忽视保持时间约束的情况 ,提出了一个基于锁存器多相时序电路的建立时间约束和保持时间约束的检验算法 .该算法考虑了时钟偏斜对建立时间和保持时间的影响 .经具体时序电路验证 。
关键词 大规模集成电路 时序电路 锁存器 建立时间约束 保持时间约束 算法
在线阅读 下载PDF
高性能超低延迟BCH译码器电路结构设计 被引量:2
20
作者 杨宇恒 刘海洋 +2 位作者 李金海 原青 刘建 《哈尔滨工程大学学报》 EI CAS CSCD 北大核心 2022年第8期1192-1198,共7页
针对BCH译码算法纠错性能的局限性和译码算法中查找表规模较大的问题,以及处理器对可靠性和低译码延迟的设计需求,本文设计了BCH码和循环冗余校验码的级联纠错编码方案的数据结构。采用避免求逆的Berlekamp-Massey译码算法,结合有限域... 针对BCH译码算法纠错性能的局限性和译码算法中查找表规模较大的问题,以及处理器对可靠性和低译码延迟的设计需求,本文设计了BCH码和循环冗余校验码的级联纠错编码方案的数据结构。采用避免求逆的Berlekamp-Massey译码算法,结合有限域元素运算方法,优化了错误位置搜索过程,给出了面向超大规模集成电路的低延迟译码器结构。以实时计算元素系数的方式代替了查找表,缩减了电路的面积。采用65 nm工艺完成了译码器的超大规模集成电路设计,译码器具有随机9位的纠错能力,电路面积为436333μm 2,在200 MHz工作频率下译码延迟仅为2.795μs,译码器的数据吞吐率可以达到191 MB/s。在保持译码性能的同时,达到了低译码延迟、低功耗的设计需求。 展开更多
关键词 BCH译码 超大规模集成电路 超低延迟 查找表 矩阵求逆 错误位置搜索 简氏搜索解法 高吞吐量
在线阅读 下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部