期刊文献+
共找到89篇文章
< 1 2 5 >
每页显示 20 50 100
Clock distribution system for large high altitude air shower observatory 被引量:1
1
作者 CAO Zhe LIU Shubin LI Cheng AN Qi 《Nuclear Science and Techniques》 SCIE CAS CSCD 2011年第6期353-357,共5页
In this paper,we report a clock distribution system for Water Cherenkov Detector Arrays(WCDAs) in Large High Altitude Air Shower Observatory(LHAASO) project.The designed electronics system is of high performance in im... In this paper,we report a clock distribution system for Water Cherenkov Detector Arrays(WCDAs) in Large High Altitude Air Shower Observatory(LHAASO) project.The designed electronics system is of high performance in implementing the clock distribution among detectors of a large scale of dimension.Based on Serializer/Deserializer(SerDes) and fiber transmission,the clock distribution system is the modules of central back end to distributed front end.The clock distribution system has been evaluated with a two modules system.While all the four SerDes candidates for clock transmission with jitters below 17 ps,the DS92LV16 has a fixed phase relationship between transmission clock and recovered clock,hence its use in LHAASO WCDAs. 展开更多
关键词 分配系统 天文台 高海拔 时钟 淋浴 空气 探测器阵列 光纤传输
在线阅读 下载PDF
一种高速时钟分配电路单粒子效应测试系统设计 被引量:1
2
作者 魏亚峰 蒋伟 +4 位作者 陈启明 孙毅 刘杰 李曦 张磊 《现代电子技术》 北大核心 2024年第10期57-63,共7页
时钟分配电路是电子系统中信号处理单元参考时钟及多路时钟分配的关键元器件,其跟随系统在宇宙空间中容易受宇宙射线辐照发生单粒子效应,进而影响系统性能指标甚至基本功能。为此,提出一种针对数字单元翻转的微测试方法,结合分段存储技... 时钟分配电路是电子系统中信号处理单元参考时钟及多路时钟分配的关键元器件,其跟随系统在宇宙空间中容易受宇宙射线辐照发生单粒子效应,进而影响系统性能指标甚至基本功能。为此,提出一种针对数字单元翻转的微测试方法,结合分段存储技术完成高速时钟分配电路的单粒子效应的在线测试系统设计。另外,在HI-13串列加速器与HIRFL回旋加速器上进行了试验验证,成功监测到单粒子翻转、单粒子功能中断等典型单粒子效应。最后根据试验数据并结合FOM方法进行了电路在轨故障率推算,这对于集成电路研制阶段的测试评估与应用阶段的系统验证都有重要意义。 展开更多
关键词 单粒子效应 时钟分配电路 HI-13串列加速器 HIRFL回旋加速器 单粒子锁定 单粒子翻转
在线阅读 下载PDF
液晶显示控制器的应用 被引量:21
3
作者 王君立 壮凌 檀慧明 《液晶与显示》 CAS CSCD 2003年第1期31-34,共4页
介绍了HD44780液晶显示控制器的结构、原理及技术指标,讨论了HD44780液晶显示控制器在时间显示中的应用,并简单介绍串行时钟芯片DS1302与8051单片机最佳连接方式、控制设计及在时间显示的控制流程图。
关键词 液晶显示控制器 结构 原理 技术指标 时间显示 控制流程图 串行时钟芯片 8051单片机
在线阅读 下载PDF
串行传输中数据恢复算法的研究与仿真 被引量:3
4
作者 王恩怀 李永红 +1 位作者 岳凤英 徐志永 《计算机工程》 CAS CSCD 北大核心 2011年第10期222-225,共4页
为实现传感器网络测试系统内部的串行通信,提出一种基于过采样技术的串行数据恢复算法。在分析时钟数据恢复的基础上,论证收发时钟频差对相位检测与数据判别的影响,给出解决方法,并对该串行互连技术的性能参数进行探讨。以串行接口引擎... 为实现传感器网络测试系统内部的串行通信,提出一种基于过采样技术的串行数据恢复算法。在分析时钟数据恢复的基础上,论证收发时钟频差对相位检测与数据判别的影响,给出解决方法,并对该串行互连技术的性能参数进行探讨。以串行接口引擎为对象,采用SystemC类库对数据恢复算法进行建模和模型测试。理论与测试结果表明,时钟频差在3%内该算法可实现对串行数据流的恢复。 展开更多
关键词 过采样 串行传输 时钟数据恢复 SystemC建模 相位检测
在线阅读 下载PDF
一种I^2C总线接口的串行时钟芯片 被引量:9
5
作者 应建华 陈艳 郭艳 《华中科技大学学报(自然科学版)》 EI CAS CSCD 北大核心 2006年第5期62-64,共3页
论述了一种采用I2C总线接口的串行实时时钟芯片的设计方法.该芯片是一个低功耗、完全BCD码的时钟/日历芯片,地址和数据通过I2C双向数据总线串行传输.时钟/日历提供秒、分、时、日、星期、月和年的时间信息;集成的249 byte的静态随机存储... 论述了一种采用I2C总线接口的串行实时时钟芯片的设计方法.该芯片是一个低功耗、完全BCD码的时钟/日历芯片,地址和数据通过I2C双向数据总线串行传输.时钟/日历提供秒、分、时、日、星期、月和年的时间信息;集成的249 byte的静态随机存储器(SRAM)可用于存储临时信息;内置了电源电压监控电路,可使芯片在掉电时自动转入电池供电模式,并对SRAM进行掉电保护;与微处理器连接时,只占用CPU的2条I/O口线(SDA口线和SCL口线),数据传输速率最高可达400 kHz. 展开更多
关键词 I^2C总线 实时时钟 串行接口 静态随机存储器
在线阅读 下载PDF
一种串行时钟芯片的I^2C总线接口电路设计 被引量:3
6
作者 应建华 石枝林 夏晓明 《计算机与数字工程》 2007年第9期180-183,共4页
设计一种串行时钟芯片的I2C总线接口电路。分析I2C总线协议的原理,采用自顶而下的设计方法,首先给出电路的整体框图,然后重点说明一些主要电路的设计。电路在0.6umCMOS工艺上实现,经SPICE仿真,结果表明电路达到了预期的设计要求。
关键词 串行时钟 I^2C总线 接口 设计方法
在线阅读 下载PDF
12.5Gb/s 0.18μm CMOS时钟与数据恢复电路设计 被引量:3
7
作者 潘敏 冯军 +1 位作者 杨婧 杨林成 《电子学报》 EI CAS CSCD 北大核心 2014年第8期1630-1635,共6页
采用0.18μm CMOS工艺设计实现了一个12.5 Gb/s半速率时钟数据恢复电路(CDR)以及1:2分接器,该CDR及分接器是串行器/解串器(SerDes)接收机中的关键模块,为接收机系统提供6.25GHz的时钟及经二分接后速率降半的6.25Gb/s数据.该电路包括Bang... 采用0.18μm CMOS工艺设计实现了一个12.5 Gb/s半速率时钟数据恢复电路(CDR)以及1:2分接器,该CDR及分接器是串行器/解串器(SerDes)接收机中的关键模块,为接收机系统提供6.25GHz的时钟及经二分接后速率降半的6.25Gb/s数据.该电路包括Bang-bang型鉴频鉴相器(PFD)、四级环形压控振荡器(VCO)、V/I转换器、低通滤波器(LPF)、1:2分接器等模块,其中PFD采用一种新型半速率的数据采样时钟型结构,能提高工作速率达到12.5 Gb/s.芯片测试结果显示,在1.8V的工作电压下,VCO中心频率在6.25GHz时,调谐范围约为1GHz;输入12Gb/s、长度为231-1的伪随机数据时,得到6GHz时钟的峰峰抖动为9.12ps,均方根(RMS)抖动为1.9ps;整个系统工作性能良好,二分接器输出数据眼图清晰,电路核心模块功耗为150mW,整体芯片面积0.476×0.538mm2. 展开更多
关键词 串行器/解串器(SerDes) 时钟数据恢复电路(CDR) 鉴频鉴相器(PFD) 压控振荡器(VCO)
在线阅读 下载PDF
切比雪夫多项式拟合卫星轨道与钟差的精度分析 被引量:11
8
作者 严丽 李萌 《测绘科学》 CSCD 北大核心 2013年第3期59-62,共4页
利用切比雪夫多项式拟合卫星轨道,用经验统计法确定轨道不同弧段数据的满足精度要求的拟合阶数区间,发现非最佳拟合阶数会引入较大的拟合噪声,因此在精密计算时应选择最佳拟合阶数。本文用此多项式拟合卫星钟差,能达到内插钟差同等的精... 利用切比雪夫多项式拟合卫星轨道,用经验统计法确定轨道不同弧段数据的满足精度要求的拟合阶数区间,发现非最佳拟合阶数会引入较大的拟合噪声,因此在精密计算时应选择最佳拟合阶数。本文用此多项式拟合卫星钟差,能达到内插钟差同等的精度,而且与拉格朗日滑动内插相比,拟合残差序列分布更好,计算效率更高;提出利用残差自相关进行精度评定的方法,当精度变化微小时相比一般的精度评定方法具有明显优势。 展开更多
关键词 切比雪夫多项式 拟合 卫星轨道与钟差 自相关 精度评定
原文传递
一种适用于高速串行数据通信的发送器 被引量:3
9
作者 叶菁华 陈一辉 +1 位作者 郭淦 洪志良 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2003年第7期763-768,共6页
介绍了一种采用深亚微米 CMOS工艺实现的单片集成发送器的设计 .该发送器适用于高速串行硬盘接口 ,主要由时钟发生器、并串转换电路和片内阻抗匹配的线驱动器三大模块组成 .发送器采用 0 .18μm六层金属单层多晶N阱 CMOS工艺实现 ,芯片... 介绍了一种采用深亚微米 CMOS工艺实现的单片集成发送器的设计 .该发送器适用于高速串行硬盘接口 ,主要由时钟发生器、并串转换电路和片内阻抗匹配的线驱动器三大模块组成 .发送器采用 0 .18μm六层金属单层多晶N阱 CMOS工艺实现 ,芯片面积 1.3mm× 0 .78mm .测试结果表明时钟发生器可工作在 1.5 GHz的频率下 ,数据可以正常发送 .发送器总体功耗为 95 m W,输出共模电平 2 70 m V ,单端输出幅度 2 70 m V. 展开更多
关键词 发送器 时钟发生器 并串转换 线驱动器
在线阅读 下载PDF
串行实时时钟芯片 DS1302 及其应用 被引量:7
10
作者 崔惠柳 《广西工学院学报》 CAS 1998年第1期60-64,共5页
本文介绍了一种高性能的串行带RAM实时时钟芯片DS1302。在分析其工作时序的基础上设计出DS1302直接与MCS51单片机串行口连接的接口电路和通讯程序,以及DS1302在使用中必须注意的事项。
关键词 实时时钟 串行 接口 通讯流程 时钟 芯片
在线阅读 下载PDF
利用CPLD提高FPGA加载速度 被引量:4
11
作者 李春雨 张丽霞 《电子器件》 CAS 北大核心 2013年第4期550-553,共4页
设备端的通信产品要求启动快,采用FPGA芯片时,加载时间要小于2 s,针对这个要求,介绍了企业中最常用的FPGA从串加载方案,提出了一种利用CPLD提高FPGA加载速度的方案,并就改进方案给出数据分析结果。该方案理论计算结果表明:当CPLD工作时... 设备端的通信产品要求启动快,采用FPGA芯片时,加载时间要小于2 s,针对这个要求,介绍了企业中最常用的FPGA从串加载方案,提出了一种利用CPLD提高FPGA加载速度的方案,并就改进方案给出数据分析结果。该方案理论计算结果表明:当CPLD工作时钟33 MHz时,加载Altera公司的EP3C120 FPGA,加载所需时间1.65 s。CPLD工作时钟提高,加载时间会大幅缩短,完全满足通信产品的要求,且该方案便于移植,可以应用于任何型号的FPGA加载。 展开更多
关键词 FPGA加载速度 CPLD 从串加载 工作时钟 占用资源 启动 DDR2
在线阅读 下载PDF
基于VxWorks定时中断的自适应串口驱动设计 被引量:1
12
作者 陈楸 程鹏飞 +1 位作者 吴成富 陈怀民 《测控技术》 CSCD 北大核心 2012年第7期103-105,109,共4页
针对在通信模块多、信息交互频繁的实时仿真环境中,传统多串口中断触发方式成倍占用系统资源和某些板卡无"FIFO满",即"先入先出缓冲区满"标志位,导致仿真实时性和通信速率降低的情况,提出一种新的多串口驱动架构,... 针对在通信模块多、信息交互频繁的实时仿真环境中,传统多串口中断触发方式成倍占用系统资源和某些板卡无"FIFO满",即"先入先出缓冲区满"标志位,导致仿真实时性和通信速率降低的情况,提出一种新的多串口驱动架构,采用时钟定时中断和自适应算法写FIFO的方式,不仅大幅度减少中断开销,而且使通信速率近乎达到极限,保证了数据的完整性。另外,本驱动基于VxWorks标准I/O驱动方式实现,故可稍加改动,植入BSP(板级支持包)中。 展开更多
关键词 实时仿真 多串口驱动 时钟定时中断 自适应算法
在线阅读 下载PDF
SPI接口协议在DSP中的应用 被引量:2
13
作者 张慧 张聪 《武汉工业学院学报》 CAS 2006年第4期39-41,共3页
针对TMS320C5000系列DSP的多通道缓冲串口(McBSP)的特点,介绍了McBSP的结构,说明了如何利用SPI实现DSP与其它设备间的通信。
关键词 多通道缓冲串口 时钟停止模式 SPI
在线阅读 下载PDF
智能仪器仪表中数字温度实时时钟功能的设计 被引量:12
14
作者 邹向阳 李锋 刘戎 《自动化仪表》 CAS 北大核心 2009年第2期60-62,共3页
提出一种全部使用串行接口芯片实现的数字温度和实时时钟电路,采用单总线数字式温度传感器DS18B20进行温度测量,用串行实时时钟芯片DS1302获取实时时钟,温度和时间通过三线式串行接口液晶模块显示,微控制器采用STC12C2052单片机。电路... 提出一种全部使用串行接口芯片实现的数字温度和实时时钟电路,采用单总线数字式温度传感器DS18B20进行温度测量,用串行实时时钟芯片DS1302获取实时时钟,温度和时间通过三线式串行接口液晶模块显示,微控制器采用STC12C2052单片机。电路具有接口简单、体积小、精度高和价格低等特点,可广泛用于智能仪器仪表中。 展开更多
关键词 智能仪器仪表 数字温度 实时时钟 单片机 串行接口
在线阅读 下载PDF
实用的相序分辨电路 被引量:1
15
作者 王元利 王先伦 宋守云 《河南机电高等专科学校学报》 CAS 2000年第4期63-66,共4页
介绍两种电子分辨电路 ,用于分辨三相电源的相序 ,可实现对电气设备正、逆序供电控制 .这与市场上应用的一般分辨的电路相比 ,具有体积小、可靠、简单。
关键词 鉴相 电气矢量 三相电源 相序分辨电路
在线阅读 下载PDF
基于门控技术的低功耗串行比较器 被引量:1
16
作者 卢仰坚 吴训威 汪鹏君 《浙江大学学报(理学版)》 CAS CSCD 2002年第4期411-414,共4页
通过对低位先比串行数值比较器和高位先比串行数值比较器的设计及分析 ,证明了应用门控时钟技术设计的时序电路具有明显的低功耗特性 .PSPICE模拟结果证明了基于门控技术设计的电路能有效地降低电路的功耗 。
关键词 门控技术 低功耗设计 串行比较器 时序电路 集成电路 CMOS电路 电路设计
在线阅读 下载PDF
串行时钟芯片在智能传感器中的应用 被引量:1
17
作者 孙频东 《现代电子技术》 2002年第10期47-49,共3页
介绍 DS1337串行时钟芯片的引脚描述 ,寄存器组的功能、串行时钟与 MPU的连接方式、二总线串行接口的读、写工作模式及总线时序 ,最后给出了大部分实用的子程序。
关键词 串行时钟芯片 串行接口 智能传感器 DS1337
在线阅读 下载PDF
PC机键盘通信协议及其在单片机应用系统中的实现 被引量:2
18
作者 张华 吴斌 +2 位作者 刘晓明 刘宗行 王姮 《西南工学院学报》 2001年第2期29-34,共6页
在单片机系统中 ,可能会用到标准的PC机键盘。标准PC机键盘有独立的微处理器 ,它与主控制器的通信必须遵守严格的通信协议及时序关系 ,所传送的数据也有严格的标准。本文对标准PC/AT键盘接口的通信协议及传输时序进行了研究 ,全面介绍... 在单片机系统中 ,可能会用到标准的PC机键盘。标准PC机键盘有独立的微处理器 ,它与主控制器的通信必须遵守严格的通信协议及时序关系 ,所传送的数据也有严格的标准。本文对标准PC/AT键盘接口的通信协议及传输时序进行了研究 ,全面介绍了键盘扫描码、系统命令码及键盘响应码 ,解决了单片机系统中应用标准PC键盘的问题 。 展开更多
关键词 单片机 键盘 时序 通信协议
在线阅读 下载PDF
多路基于TLK2711高速串行图像数据的传输系统 被引量:6
19
作者 余达 刘金国 +4 位作者 徐东 孔德柱 陈佳豫 梅贵 周磊 《液晶与显示》 CAS CSCD 北大核心 2017年第10期815-821,共7页
为提高多路高速串行图像数据传输在航天应用中的FPGA IO利用率,同时克服接收到的多路并行恢复数据相对相位不确定性问题,采用时钟分路器同时为多路TLK2711和FPGA提供低抖动时钟。对于串行数据发送,采用FPGA内部的数字时钟管理单元(DCM)... 为提高多路高速串行图像数据传输在航天应用中的FPGA IO利用率,同时克服接收到的多路并行恢复数据相对相位不确定性问题,采用时钟分路器同时为多路TLK2711和FPGA提供低抖动时钟。对于串行数据发送,采用FPGA内部的数字时钟管理单元(DCM)对发送数据的相位进行调整,并采用TLK2711的内部环回功能进行发送数据和时钟相位的动态自适应调整。对于串行数据接收,采用高速异步数据缓存将多路相对相位不确定的数据调理为参考相同时钟,最终转换为满足Camera Link接口协议的图像数据。实验结果表明,采用时钟分路器可大大降低时钟抖动,该传输系统工作稳定可靠,最大传输速率可达6.8Gbit/s。此方法可大大提高FPGA内部的资源利用率,实现多路并行恢复数据的相对确定相位,满足多通道基于TLK2711的高速串行数据的高稳定传输要求。 展开更多
关键词 高速串行图像数据 IO利用率 低抖动时钟 动态自适应调整 相位不确定
在线阅读 下载PDF
单片机控制的电子钟组态设计 被引量:1
20
作者 李生明 黄宝玉 《泰州职业技术学院学报》 2018年第1期47-49,60,共4页
组态王组态画面友好,操作简单,单片机以其实时监控性能优秀广泛应用于测控领域。文章将单片机作为下位机实时采集当前时间和温度数据,通过串行通信方式,将数据上传到上位PC机的组态王软件,在PC机上显示当前时间和温度信息,完成电子钟组... 组态王组态画面友好,操作简单,单片机以其实时监控性能优秀广泛应用于测控领域。文章将单片机作为下位机实时采集当前时间和温度数据,通过串行通信方式,将数据上传到上位PC机的组态王软件,在PC机上显示当前时间和温度信息,完成电子钟组态系统设计,其目的在于研究二者的通讯协议。 展开更多
关键词 单片机 组态王 电子钟 串行通讯
在线阅读 下载PDF
上一页 1 2 5 下一页 到第
使用帮助 返回顶部