基于Matlab和串口通信的ADC动态性能FFT测试法 被引量：3

1

作者 李宝森 杜洋 《电子科技》 2006年第10期26-30,33,共6页

高速ADC是数字电路系统中不可或缺的组成部分,其动态性能直接决定了系统性能的好坏。ADC的动态性能常用测试方法很多,但都较为复杂。提出了一种新的ADC动态性能FFT测试方法,该方法结合Matlab软件和串口通信两者优势,可以方便快捷地对AD... 高速ADC是数字电路系统中不可或缺的组成部分,其动态性能直接决定了系统性能的好坏。ADC的动态性能常用测试方法很多,但都较为复杂。提出了一种新的ADC动态性能FFT测试方法,该方法结合Matlab软件和串口通信两者优势,可以方便快捷地对ADC动态性能进行测试。最后给出了采用该方法对一包含ADC的数字电路系统的ADC动态性能实测结果。 展开更多

关键词 MATLAB 串口通信 adc FFT

在线阅读 下载PDF 职称材料

应用RocketIO实现高速ADC和FPGA互连 被引量：2

2

作者 张守将 那彦 陈建春 《计算机测量与控制》 北大核心 2013年第8期2171-2173,共3页

在数据采集系统中,经常需要多通道模数转换器对大量数据采样并高速传输给FPGA;为提高模数转换器和FPGA之间的数据传输速率,增加系统集成度,利用Xilinx公司Virtex-5系列FPGA内嵌的RocketIO GTX收发器为物理层,设计实现多通道模数转换器与... 在数据采集系统中,经常需要多通道模数转换器对大量数据采样并高速传输给FPGA;为提高模数转换器和FPGA之间的数据传输速率,增加系统集成度,利用Xilinx公司Virtex-5系列FPGA内嵌的RocketIO GTX收发器为物理层,设计实现多通道模数转换器与FPGA间的单向高速串行传输;介绍了RocketIO内部结构和使用特点,详细讨论基于自定义协议的传输模型设计,给出了自定义协议FPGA实现方法,并在ISE环境下进行仿真和验证,实验结果表明当系统参考时钟为250MHz,单通道线速率达4Gb/s时,能够实现四通道稳定高速串行传输。 展开更多

关键词 ROCKETIO 高速串行传输 adc FPGA 协议

在线阅读 下载PDF 职称材料

串行ADC及其在Windows环境下的应用

3

作者 师恩培 《微机发展》 2001年第6期66-69,共4页

本文以MAX1112 /MAX1113为例 ,介绍串行ADC的工作原理、接口及使用特性。给出它在WIN98环境下的应用实例。

关键词 串行模数转换器 WINDOWS 数据采集系统

在线阅读 下载PDF 职称材料

12位串行ADC MAX187及其应用 被引量：3

4

作者 孙丽平 刘会金 王群峰 《中国仪器仪表》 2003年第6期18-20,共3页

本文介绍了MAX187的性能和工作原理,提出基于硬件控制的MAX187数据采集系统,无需CPU控制就能完成数据采集和传输,及其在测量领域的应用。

关键词 串行adc 数据采集系统 MAXl87 测量 工作原理 硬件控制

在线阅读 下载PDF 职称材料

基于6 Gsample/s 12 bit ADC接口控制层电路设计与实现 被引量：6

5

作者 张春茗 杨添 +1 位作者 严展科 吴喜浩 《电子器件》 CAS 北大核心 2020年第5期1142-1147,共6页

基于JESD204C协议设计了一种应用于6 Gsample/s 12 bit ADC的高速串行接口控制层电路。该电路采用64B/66B链路层实现数据的高速率传输,同时增加8B/10B链路层以满足数据的低速率传输,提高了接口电路的兼容性。控制层电路的传输层采用两... 基于JESD204C协议设计了一种应用于6 Gsample/s 12 bit ADC的高速串行接口控制层电路。该电路采用64B/66B链路层实现数据的高速率传输,同时增加8B/10B链路层以满足数据的低速率传输,提高了接口电路的兼容性。控制层电路的传输层采用两级映射结构,64B/66B链路层采用并行加扰,8B/10B链路层采用4路并行编码法,减少电路面积,提高电路时序性能。本文采用Verilog HDL语言对电路进行RTL级描述,且在VCS软件上进行功能验证。结果表明控制层电路能够实现所设计的14种工作模式。基于TSMC 90 nm COMS工艺,在Design Compiler平台上对电路进行综合。报告表明该电路在高速率传输模式下最高工作频率为384 MHz,单通道数据最高输出速率为24.5 Gbit/s;在低速率传输模式下最高工作频率为357 MHz,单通道数据最高输出速率为11.4 Gbit/s。 展开更多

关键词 高速串行接口 JESD204C协议 模数转换器 控制层电路 并行编码

在线阅读 下载PDF 职称材料

基于FPGA的八通道高速ADC的时序设计 被引量：2

6

作者 徐立升 徐根倩 +4 位作者 马正欣 宋早迪 蒋秀波 周冬冬 秦智超 《电讯技术》 北大核心 2013年第12期1629-1632,共4页

针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和... 针对八通道采样器AD9252的高速串行数据接口的特点,提出了一种基于FPGA时序约束的高速解串方法。使用Xilinx公司的FPGA接收高速串行数据,利用FPGA内部的时钟管理模块DCM、位置约束和底层工具Planahead实现高速串并转换中数据建立时间和保持时间的要求,实现并行数据的正确输出。最后通过功能测试和时序测试,验证了设计的正确性。此方法可适用于高端和低端FPGA,提高了系统设计的灵活性,降低了系统的成本。 展开更多

关键词 无线数据传输 多通道adc 串行数据 并行数据 时钟管理 时序设计

在线阅读 下载PDF 职称材料

基于3 GS/s 12 bit ADCs的高速串行接口控制层电路的设计与实现

7

作者 蒋林 衡茜 +2 位作者 张春茗 邓军勇 王喜娟 《电子技术应用》 2018年第8期47-51,共5页

高性能数据转换器是第五代移动通信基站系统的核心器件,其采样速率不低于3 GS/s、分辨率高于12 bit,因此高速串行接口取代传统接口电路成为必然趋势。基于JESD204B协议设计了一种应用于3 GS/s 12 bit ADCs的高速串行接口控制层电路。在... 高性能数据转换器是第五代移动通信基站系统的核心器件,其采样速率不低于3 GS/s、分辨率高于12 bit,因此高速串行接口取代传统接口电路成为必然趋势。基于JESD204B协议设计了一种应用于3 GS/s 12 bit ADCs的高速串行接口控制层电路。在保证高速传输的前提下,折中考虑功耗和资源,该电路在传输层采用预分频技术完成组帧;在数据链路层采用极性信息简化编码技术实现8 B/10 B编码。在Vivado 16.1环境下,采用Xilinx公司的ZC706 FPGA中PHY IP和JESD204B Receiver IP完成控制层接口电路的验证。实验结果表明数据传输正确,且串化后的传输速度达到7.5 Gb/s,相较于同类型的接口设计,其传输速度提高了50%。 展开更多

关键词 第五代移动通信 高速串行接口 模数转换器 JESD204B协议

在线阅读 下载PDF 职称材料

基于FPGA高速串行总线并行高效收发数据的方法 被引量：1

8

作者 李康 项世珍 +1 位作者 陈小凤 楼维中 《电子信息对抗技术》 2025年第4期80-85,共6页

随着信号通道数量持续增长以及模数转换器(Analog to Digital Converter,ADC)采样率快速提升,如何高效接收并分发持续生成的海量原始数据成为业界难题,其中一个关键解决思路就是充分挖掘和高效利用高速串行总线。基于现场可编程门阵列(F... 随着信号通道数量持续增长以及模数转换器(Analog to Digital Converter,ADC)采样率快速提升,如何高效接收并分发持续生成的海量原始数据成为业界难题,其中一个关键解决思路就是充分挖掘和高效利用高速串行总线。基于现场可编程门阵列(Field Programmable Gate Array,FPGA)同一组收发器的接收与发送资源,提出一种手动整合优化独立功能的JESD204B接收IP与Aurora发送IP方法。即使接收与发送总线协议不同,依然可以同时使用同一组收发器的接收和发送资源。此外,高速串行总线发送与接收两端共享同源时钟,可进一步改善总线传输效率。实验及分析结果表明,相较于传统高速串行总线使用方式,硬件资源开销降低近50%,总线利用率长时间保持100%,通道之间数据严格同步。该方法资源要求少、功耗需求低,特别适用于体积、重量和功耗以及成本(SWaP-C)等限制严苛的机载、便携等应用场景。 展开更多

关键词 高速串行总线 模数转换器 现场可编程门阵列 JESD204B AURORA SWaP-C

在线阅读 下载PDF 职称材料

基于CPLD的高速脉冲信号采集系统设计 被引量：5

9

作者 郭志大 刘卫国 +1 位作者 贺安超 刘振国 《测控技术》 CSCD 北大核心 2011年第2期27-30,共4页

介绍了一种基于CPLD(复杂可编程逻辑器件)的高速脉冲信号采集系统的设计与实现方案。该系统最大的特点是对离散脉冲信号的幅值进行采样,采样过程完全由CPLD控制,无需CPU干预。采用VHDL语言与模块化的设计思想设计了A/D采集控制模块、数... 介绍了一种基于CPLD(复杂可编程逻辑器件)的高速脉冲信号采集系统的设计与实现方案。该系统最大的特点是对离散脉冲信号的幅值进行采样,采样过程完全由CPLD控制,无需CPU干预。采用VHDL语言与模块化的设计思想设计了A/D采集控制模块、数据存储控制模块、微处理器接口模块,实现了多个串行ADC的同步脉冲采样与数据的实时存储。实验结果验证了系统的正确性,该系统与微处理器的接口灵活方便,也可用于一般的连续信号采样,具有一定的通用性和工程应用价值。 展开更多

关键词 CPLD VHDL 串行adc 脉冲采样

在线阅读 下载PDF 职称材料

基于ATmega1280接收机功率检测控制器的设计与实现 被引量：5

10

作者 周平 胡永红 《计算机测量与控制》 CSCD 2008年第10期1436-1438,共3页

介绍了单片机ATmega1280的性能及应用方法,并以某移动通信系统为例,设计了单片机ATmega1280为核心的多通道接收机功率检测控制器;给出了系统组成与工作原理,详细论述了系统软件设计中串口中断、定时中断的配置方法及软件设计流程;通过... 介绍了单片机ATmega1280的性能及应用方法,并以某移动通信系统为例,设计了单片机ATmega1280为核心的多通道接收机功率检测控制器;给出了系统组成与工作原理,详细论述了系统软件设计中串口中断、定时中断的配置方法及软件设计流程;通过系统搭载实验验证:用单片机设计的功率检测控制器,不仅简化了系统的硬件设计,提高了系统的可靠性和电磁兼容性,而且满足系统接收机自动识别信号功率强度的指标,解决了移动通信中由于目标距离改变引起接收机信号强度降低的问题,提高接收机信号解调质量。 展开更多

关键词 ATmega1280 串口通信 adc定时器

在线阅读 下载PDF 职称材料

基于89C51智能型太阳热水器的控制系统 被引量：2

11

作者 杨新华 郝晓弘 邵辉 《甘肃科学学报》 2001年第3期88-91,共4页

介绍了一种基于 89C51的智能型太阳热水器控制系统 ,该系统功能及实用性较强 ,自动化程度高 ,并具有初级智能化程度 ,在水位采集、ADC等设计上采取一些新颖方法 ,成本低廉 。

关键词 单片机 太阳热水器 水位计 串行adc 智能控制系统 温度采集 水位测量

在线阅读 下载PDF 职称材料

24位模/数转换器CS5532及其应用 被引量：29

12

作者 高明 《仪表技术与传感器》 CSCD 北大核心 2002年第7期40-42,46,共4页

CS5 5 32是一种低噪声 2 4位Δ -Σ型A/D转换器。文中详细阐述了CS5 5 32的结构、组成、功能特点及工作方式 ,并以高精度称重仪———渗碳液体流量监测仪为例 ,论述了其在高精度测量方面的具体应用 ,给出了其与单片机接口的电路原理图... CS5 5 32是一种低噪声 2 4位Δ -Σ型A/D转换器。文中详细阐述了CS5 5 32的结构、组成、功能特点及工作方式 ,并以高精度称重仪———渗碳液体流量监测仪为例 ,论述了其在高精度测量方面的具体应用 ,给出了其与单片机接口的电路原理图和驱动软件程序。 展开更多

关键词 A/D转换器 校准 单片机 串行接口

在线阅读 下载PDF 职称材料

∑-Δ模数转换器的原理及应用 被引量：6

13

作者 张中平 《电子器件》 CAS 2003年第4期414-417,共4页

∑-Δ模数转换器由于造价低、精度高、性能稳定及使用方便等特点,越来越广泛地使用在一些高精度仪器仪表和测量设备中,介绍该转换器的基本原理,并重点举例介绍AD7708芯片的应用,该芯片是16bit模数转换器,与24bitAD7718引脚相同,可直接... ∑-Δ模数转换器由于造价低、精度高、性能稳定及使用方便等特点,越来越广泛地使用在一些高精度仪器仪表和测量设备中,介绍该转换器的基本原理,并重点举例介绍AD7708芯片的应用,该芯片是16bit模数转换器,与24bitAD7718引脚相同,可直接升级。 展开更多

关键词 模数转换器 寄存器 串行口

在线阅读 下载PDF 职称材料

A/D转换器MAX195的应用 被引量：2

14

作者 李慧 马宝甫 徐小平 《电子元器件应用》 2001年第9期16-18,共3页

本文介绍了ADC芯片MAX195实际使用中电源的设计、接地、旁路以及MAX195与μP联接的两种模式,给出了其与8031的接口电路实例及相应的子程序。

关键词 接地 旁路 转换时钟CLK 时钟SCLK 模-数转换器 串行传送

在线阅读 下载PDF 职称材料

基于FPGA的高速串行数据收发接口设计 被引量：17

15

作者 刘安 禹卫东 +1 位作者 马小兵 吕志鹏 《电子技术应用》 北大核心 2017年第6期48-51,共4页

针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题,设计了一种基于高速串行协议——JESD204B的数据收发接口。以Xilinx公司V7系列FPGA为核心控制单元设计电路,在单通道传输速率为6 Gb/s的条件下完成数据收发测试,验... 针对传统ADC/DAC应用中采样数据并行传输存在线间串扰大、同步难等问题,设计了一种基于高速串行协议——JESD204B的数据收发接口。以Xilinx公司V7系列FPGA为核心控制单元设计电路,在单通道传输速率为6 Gb/s的条件下完成数据收发测试,验证了传输过程中数据的同步性、准确性及整体方案的可行性。设计结果表明,这种串行传输方式不仅解决了并行传输所带来的诸多问题,还降低了制板设计时PCB布线的复杂程度、减少了板层数量、节约了成本。 展开更多

关键词 高速串行协议 JESD204B 数据传输接口设计 FPGA 模数/数模转换器

在线阅读 下载PDF 职称材料

串行A/D转换器TLC548/549及其应用 被引量：7

16

作者 李国厚 《仪表技术》 2001年第3期35-36,51,共3页

介绍TI公司的串行A/D转换器TLC5 48/5 49的结构、特性和工作原理 。

关键词 单片机 接口 串行A/D转换器

在线阅读 下载PDF 职称材料

双通道高速数据采集处理平台的设计与实现 被引量：3

17

作者 郝绍杰 何鹏 朱伟峰 《计算机测量与控制》 2015年第7期2535-2537,2541,共4页

为满足数字式测向接收机对高速数据采集和处理的需求,研制了高速数据采集处理平台,该平台基于ADC12D1800RF模数转换器实现了两路1.35 GHz中频信号的带通采样,以Xilinx公司V7系列FPGA为数据处理器,采用高速DDR3作为存储设备解决了海量数... 为满足数字式测向接收机对高速数据采集和处理的需求,研制了高速数据采集处理平台,该平台基于ADC12D1800RF模数转换器实现了两路1.35 GHz中频信号的带通采样,以Xilinx公司V7系列FPGA为数据处理器,采用高速DDR3作为存储设备解决了海量数据存储问题,并通过高速串行接口(GTX/SRIO)实现了大容量数据的实时传输;该平台的测试结果为:1.8 GHz采样率时有效位数大于8bit,DDR3存储器的工作主频可达1333MHz,GTX接口在10Gbps速率下工作时,其误码率小于10^(-9),上述测试结果表明该平台可以高速、准确地实现信号采集、数据传输、存储和处理,达到了预期设计目标。 展开更多

关键词 数据处理 模数转换器 带通采样 高速串行接口

在线阅读 下载PDF 职称材料

高精度模数转换器ADS1256的原理和应用 被引量：23

18

作者 孙沁梅 卢益民 《计算机与数字工程》 2005年第3期94-97,共4页

∑ -△模数转换器可实现高分辨率模数转换 ,而且价格低 ,使用方便 ,因而近年来应用广泛。在简单介绍了ADS12 5 6的结构特点和工作原理的基础上 ,阐明如何应用该器件以及应用过程中需要注意的问题 ,为ADS12 5 6或类似器件的使用者提供参考。

关键词 ∑-△adc 过采样 失调偏差 SPI串行数字接口

在线阅读 下载PDF 职称材料

一种船用雷达模拟器控制板的设计与实现 被引量：1

19

作者 杨建 《电子技术应用》 北大核心 2017年第4期72-75,共4页

针对船用导航雷达模拟训练的特点,设计了一款能够控制雷达模拟器软件的控制板。此板可完成大多数型号的船用雷达训练,并能提供接近真机的操作体验,易便携;硬件电路设计简单实用,利用单片机控制能力强的特点,结合按键、电位器、与门和US... 针对船用导航雷达模拟训练的特点,设计了一款能够控制雷达模拟器软件的控制板。此板可完成大多数型号的船用雷达训练,并能提供接近真机的操作体验,易便携;硬件电路设计简单实用,利用单片机控制能力强的特点,结合按键、电位器、与门和USB串口等电路,把各种模拟信号处理成电脑能识别的二进制代码,直接控制电脑模拟器软件的各种功能实现;软件设计灵活且升级方便,可根据雷达型号的不同,对各种按键和电位器的功能重新进行软件设置,编译过的软件通过USB串口直接下载到单片机。 展开更多

关键词 雷达模拟器 单片机 adc采样 串口通信 软件设计

在线阅读 下载PDF 职称材料

基于I2C总线进行单片机系统扩展的探讨 被引量：2

20

作者 李鹏 《数字技术与应用》 2013年第11期229-229,231,共2页

结合单片机的应用实践,阐述了I2C总线应用的分类,探讨了基于I2C总线如何进行单片机系统扩展的几点体会。

关键词 I2C总线 串行E2PROM 串行adc 系统扩展

在线阅读 下载PDF 职称材料