期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到6篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
实时嵌入式软件仿真测试平台的体系结构设计 被引量：14
1
作者 崔小乐 刘斌 +2 位作者 钟德明 阮镰 高小鹏 《测控技术》 CSCD 2003年第7期38-40,共3页
从实时嵌入式软件测试平台的需求出发 ,分析了实时嵌入式软件测试对计算机体系结构的要求 。
关键词 实时嵌入式软件测试平台 硬实时任务 实时协处理器 多机系统
在线阅读 下载PDF
ChattyGraph:面向异构多协处理器的高可扩展图计算系统 被引量：3
2
作者 蒋筱斌 熊轶翔 +2 位作者 张珩 武延军 赵琛 《软件学报》 EI CSCD 北大核心 2023年第4期1977-1996,共20页
现阶段,随着数据规模扩大化和结构多样化的趋势日益凸现,如何利用现代链路内链的异构多协处理器为大规模数据处理提供实时、可靠的并行运行时环境,已经成为高性能以及数据库领域的研究热点.利用多协处理器(GPU)设备的现代服务器(multi-G... 现阶段,随着数据规模扩大化和结构多样化的趋势日益凸现,如何利用现代链路内链的异构多协处理器为大规模数据处理提供实时、可靠的并行运行时环境,已经成为高性能以及数据库领域的研究热点.利用多协处理器(GPU)设备的现代服务器(multi-GPU server)硬件架构环境,已经成为分析大规模、非规则性图数据的首选高性能平台.现有研究工作基于Multi-GPU服务器架构设计的图计算系统和算法(如广度优先遍历和最短路径算法),整体性能已显著优于多核CPU计算环境.然而,这类图计算系统中,多GPU协处理器间的图分块数据传输性能受限于PCI-E总线带宽和局部延迟,导致通过增加GPU设备数量无法达到整体系统性能的类线性增长趋势,甚至会出现严重的时延抖动,进而已无法满足大规模图并行计算系统的高可扩展性要求.经过一系列基准实验验证发现,现有系统存在如下两类缺陷:(1)现代GPU设备间数据通路的硬件架构发展日益更新(如NVLink-V1,NVLink-V2),其链路带宽和延迟得到大幅改进,然而现有系统受限于PCI-E总线进行数据分块通信,无法充分利用现代GPU链路资源(包括链路拓扑、连通性和路由);(2)在应对不规则图数据集时,这类系统常采用过于单一的设备间数据组织和移动策略,带来大量不必要GPU设备间经PCI-E总线的数据同步开销,导致本地性计算同步等待时延开销过大.因此,充分地利用各类现代Multi-GPU服务器通信链路架构来设计可扩展性强的图数据高性能计算系统亟待解决.为了达到Multi-GPU下图计算系统的高可扩展性,提出一种基于混合感知的细粒度通信来增强Multi-GPU图计算系统的可伸缩性,即采用架构链路预感知技术对图结构化数据采用模块化数据链路和通信策略,为大规模图数据(结构型数据、应用型数据)最优化选择数据交换方法.综合上述优化策略,提出并设计了一种面向Multi-GPU图并行计算系统ChattyGraph.通过对GPU图数据缓冲区优化,基于OPENMP与NCCL优化多核GPU协同计算,ChattyGraph能在Multi-GPU HPC平台上自适应、高效地支持各类图并行计算应用和算法.在8-GPU NVIDIA DGX服务器上,对各种真实世界图数据的若干实验评估表明:ChattyGraph显著实现了图计算效率和可扩展性的提升,并优于其他最先进的竞争对手性能,计算效率平均提升了1.2×-1.5×,加速比平均提升了2×-3×,包括WS-VR和Groute. 展开更多
关键词 大规模 图计算 多协处理器 总线 通信
在线阅读 下载PDF
多核处理器中的超越函数协处理器设计 被引量：1
3
作者 黄小康 杜慧敏 +1 位作者 李涛 周佳佳 《微电子学与计算机》 CSCD 北大核心 2016年第5期42-46,51,共6页
SMT-PAAG是一种专用于图形、图像及数字信号处理的多核处理器.介绍了SMT-PAAG处理器中的专用于计算超越函数的协处理器设计,包括其原理、特点、实现和验证.协处理器采用完全流水线结构,基于分段线性逼近的算法实现了一个统一了多种运算... SMT-PAAG是一种专用于图形、图像及数字信号处理的多核处理器.介绍了SMT-PAAG处理器中的专用于计算超越函数的协处理器设计,包括其原理、特点、实现和验证.协处理器采用完全流水线结构,基于分段线性逼近的算法实现了一个统一了多种运算的四路算数通道,这些运算包括向量乘法、除法、平方根、点积、三角函数、幂指数及基于任意底的对数运算.最后在system verilog仿真平台上仿真通过并统计了每种运算的误差. 展开更多
关键词 多核处理器 协处理器 分段线性逼近 四路算数通道
在线阅读 下载PDF
基于多核密码处理器的SHA2_512多分支结构映射 被引量：1
4
作者 倪海源 严迎建 李伟 《计算机工程与设计》 北大核心 2017年第2期334-339,共6页
为使SHA2_512(全文不统一)算法在单任务大数据的处理方式下能够获得较高的加密速度,研究一种基于多核密码处理器的SHA2_512实现方案。在关键路径上进行多分支结构映射的优化,实现单个密码算法在多个处理器上并行运行,减少加密单组数据... 为使SHA2_512(全文不统一)算法在单任务大数据的处理方式下能够获得较高的加密速度,研究一种基于多核密码处理器的SHA2_512实现方案。在关键路径上进行多分支结构映射的优化,实现单个密码算法在多个处理器上并行运行,减少加密单组数据所用的时钟周期数,提高加密效率。在多核密码处理器上实际运行,在芯片时钟频率为400 Mhz时,数据处理速度达2354 Mbps。 展开更多
关键词 SHA2_512 单任务大数据 关键路径 多分支结构 多核密码处理器
在线阅读 下载PDF
基于多核DSP处理器DM8168的视频处理方法 被引量：1
5
作者 胡志权 杨斌 《单片机与嵌入式系统应用》 2014年第8期39-41,69,共4页
随着1080P高清视频以及4K超高清晰视频的普及和应用,基于传统单核DSP处理器的视频信息处理已有些力不从心。为此TI公司推出了一款专门用于高清视频处理的多核DSP处理器,它拥有4个不同类型的处理器,使得视频处理达到了一个更高水平。本... 随着1080P高清视频以及4K超高清晰视频的普及和应用,基于传统单核DSP处理器的视频信息处理已有些力不从心。为此TI公司推出了一款专门用于高清视频处理的多核DSP处理器,它拥有4个不同类型的处理器,使得视频处理达到了一个更高水平。本文分析研究了该处理器的多核DSP结构及应用开发方法,并对多核间的协调工作及负载情况进行了测试分析。 展开更多
关键词 多核 DSP 协处理器 视频采集
在线阅读 下载PDF
一种高效多标准视频解码器架构研究与设计 被引量：2
6
作者 刘慧超 王志君 梁利平 《湖南大学学报（自然科学版）》 EI CAS CSCD 北大核心 2019年第10期117-124,共8页
针对目前视频解码器实现方案存在的灵活度低、开发周期长、不能适应快速变化的算法升级等问题,提出一种面向多种视频编解码标准的通用视频解码器架构设计方案.采用软硬件协同设计方法,基于可编程同构多核处理器+协处理器的硬件架构,同... 针对目前视频解码器实现方案存在的灵活度低、开发周期长、不能适应快速变化的算法升级等问题,提出一种面向多种视频编解码标准的通用视频解码器架构设计方案.采用软硬件协同设计方法,基于可编程同构多核处理器+协处理器的硬件架构,同构多核处理器采用指令级和任务级并行加速,协处理器采用硬件定制单元实现矢量加速,同时利用分布式片上便笺式存储器(Scratchpad Memory,SPM)代替数据Cache实现高效的数据存储系统,以应用广泛的H.264视频标准为验证实例.实验结果表明,基于本文所提架构实现的H.264视频解码器高效可行,平均并行加速比为9.12,相比于传统多核并行解码算法提高了1.31倍. 展开更多
关键词 多标准 视频解码器 可编程 协处理器 便笺存储器 H.264解码器 架构设计
在线阅读 下载PDF
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部