期刊文献+
共找到946篇文章
< 1 2 48 >
每页显示 20 50 100
一种用于Multi-Processor测量系统的NOC结构的路由节点设计及性能评估 被引量:1
1
作者 武畅 李玉柏 彭启琮 《电子测量与仪器学报》 CSCD 2008年第5期101-106,共6页
本文提出了一种用于多处理器(Multi-Processor)测量系统的NOC结构的路由节点的微结构,并详细描述了路由节点的各个部分结构及其各自功能。为了说明本文提出的结构的可行性和实用性,本文设计了一套以DSP和FPGA为基础的用于NOC结构仿真的... 本文提出了一种用于多处理器(Multi-Processor)测量系统的NOC结构的路由节点的微结构,并详细描述了路由节点的各个部分结构及其各自功能。为了说明本文提出的结构的可行性和实用性,本文设计了一套以DSP和FPGA为基础的用于NOC结构仿真的硬件平台,评估了路由节点的资源消耗。最后,本文通过16个路由节点建立了一个基于4×4Mesh拓扑结构的NOC。通过仿真,得到了该网络在不同通信模式下的不同注入率情况下的延时、吞吐率、和面积消耗等性能,并与采用输出缓冲的路由节点进行了比较。同时,针对VOQ(virtual output queue)和输出缓冲大小这两个影响网络性能的重要微结构参数,给出了比较和分析结果。 展开更多
关键词 NOC 路由节点 微结构 多处理器 仿真
在线阅读 下载PDF
A SINGLE PROCESSOR MULTI-RATE VOCODER
2
作者 Wang Dusheng Zhang Jiankang Fan Changxin(information Science Institute, Xidian university, Xi’an 710071) 《Journal of Electronics(China)》 1997年第1期59-62,共4页
This paper presents the design of a full-duplex multi-rate vocoder which implements an LPC-10, CELPC and VSELPC algorithms in real time. A single commercially available digital signal processor IC, the TMS320C25, is u... This paper presents the design of a full-duplex multi-rate vocoder which implements an LPC-10, CELPC and VSELPC algorithms in real time. A single commercially available digital signal processor IC, the TMS320C25, is used to perform the digital processing. The channel interfaces are configured with the design of ASIC, and including timing and control logic circuits. 展开更多
关键词 multi-RATE VOCODER SPEECH CODING Digital SIGNAL processor
在线阅读 下载PDF
Multi_MINT:一个基于MINT的多核处理器模拟器 被引量:1
3
作者 陈虎 罗伟良 干芸芸 《计算机工程与科学》 CSCD 北大核心 2011年第12期37-43,共7页
多处理器模拟器是设计、分析和优化多核处理器体系结构的主要工具。本文提出的Multi_MINT分为前端和后端两个部分,其中前端采用MINT来模拟MIPS处理器指令,后端包括Cache、互联结构、存储器控制器等部件,从而构成了一个完整多核处理器模... 多处理器模拟器是设计、分析和优化多核处理器体系结构的主要工具。本文提出的Multi_MINT分为前端和后端两个部分,其中前端采用MINT来模拟MIPS处理器指令,后端包括Cache、互联结构、存储器控制器等部件,从而构成了一个完整多核处理器模拟器系统。本文主要介绍了Multi_MINT的总体结构,后端主要硬件部件的模拟框架,以及模拟器设计和实现中的一些细节问题,最后通过一个实例说明了Multi_MINT在性能评测方面的作用。 展开更多
关键词 多核处理器 模拟器 体系结构
在线阅读 下载PDF
基于OpenMP的Multi-Critical分子动力学并行算法优化 被引量:4
4
作者 段振华 白明泽 豆育升 《计算机应用研究》 CSCD 北大核心 2012年第7期2432-2434,共3页
为提高分子动力学模拟在多核共享内存式服务器上的运算速度,在现有的分子动力学并行算法基础上提出了Multi-Critical算法。该算法使用手动划分力矩阵的方法,使多个线程进入不同名的临界区,并使用分块叠加的方法优化了并行算法,提高了并... 为提高分子动力学模拟在多核共享内存式服务器上的运算速度,在现有的分子动力学并行算法基础上提出了Multi-Critical算法。该算法使用手动划分力矩阵的方法,使多个线程进入不同名的临界区,并使用分块叠加的方法优化了并行算法,提高了并行效率。实验结果表明,对比之前的Critical算法,该算法的加速比和并行效率均有较大幅度的提高。 展开更多
关键词 分子动力学 并行计算 多核处理器 开放式多处理 临界区
在线阅读 下载PDF
Using Tensilica Xtensa configures a dual-core processor based-on SoC
5
作者 TU Jih -Fu WU Chang-Jo 《通讯和计算机(中英文版)》 2009年第2期1-10,共10页
关键词 多核心处理器 数字信号 计算机技术 虚拟内存
在线阅读 下载PDF
考虑机器数量增加的多处理机工件调度优化 被引量:1
6
作者 孙涛 王军强 黄永兴 《计算机集成制造系统》 北大核心 2025年第3期924-938,共15页
多处理机工件是在同一时刻由多台处理机并行加工的工件。面向以最小化最大完工时间为目标的多处理机工件调度,分析了机器数量增加对最大完工时间的影响,证明了最优调度方案和所提近似调度方案的最好情形影响比,揭示了最大完工时间随着... 多处理机工件是在同一时刻由多台处理机并行加工的工件。面向以最小化最大完工时间为目标的多处理机工件调度,分析了机器数量增加对最大完工时间的影响,证明了最优调度方案和所提近似调度方案的最好情形影响比,揭示了最大完工时间随着机器数量增加而减少并趋于稳定的规律。分析了机器数量增加的影响,一方面改善了调度目标,另一方面增加了机器投入成本。权衡最大完工时间减少和机器成本增加两方面影响,以最小化最大完工时间与机器成本加权和为目标决策机器数量。基于降序首次适应算法设计了近似算法,给出了调度优化方案,并证明了所提算法的最差性能比不超过2。通过仿真实验,验证了所提算法的最好情形影响比及算法的有效性。 展开更多
关键词 多处理机工件调度 资源扩充 最好情形影响比 近似算法 最差性能比
在线阅读 下载PDF
一种基于VCD表示的CHI协议事务解析验证方法
7
作者 张剑锋 邵靖杰 +1 位作者 廖湘龙 曾聘 《集成电路与嵌入式系统》 2025年第12期66-75,共10页
传统硬件验证依赖人工分析波形信号,面临效率低、易出错、事务级行为难以追溯等问题,文中提出一种基于VCD数据和PyVCD库的多核处理器中CHI协议验证的辅助工具,可以提高事务波形分析的效率。VCD(Value Change Dump)是国际标准的Verilog... 传统硬件验证依赖人工分析波形信号,面临效率低、易出错、事务级行为难以追溯等问题,文中提出一种基于VCD数据和PyVCD库的多核处理器中CHI协议验证的辅助工具,可以提高事务波形分析的效率。VCD(Value Change Dump)是国际标准的Verilog波形数据文件格式,PyVCD是一个开源的纯Python代码库,用于解析VCD文件。通过tcl脚本从各种仿真工具中导出指定信号的波形数据,并将其转换为VCD格式。再使用PyVCD库对波形进行算法分析,实现波形结构化解析与事务重构算法,将分布的Flit数据聚合为完整事务对象序列。获取波形数据并将不同节点不同通道的离散Flit组合为完整的事务。在获得事务对象序列后,将事务对象转换为ASCII字符串,生成字符信号序列并生成VCD文件,用于在波形软件中查看事务级波形,解析协议中事务的性能参数,而且开发了Goldmemory工具,分析系统中多个节点的事务对象序列,自动判断数据错误等场景。基于该方法的平台已在多核处理器工程中部署,通过波形分析CHI事务,大幅提高了仿真验证的效率,同时能够快速定位架构设计的性能瓶颈以实现架构的快速迭代优化。 展开更多
关键词 集成验证 VCD文件 系统级芯片 多核处理器 仿真验证
在线阅读 下载PDF
多核处理器的符合性验证要求研究
8
作者 徐见源 张平 戴璧彦 《民用飞机设计与研究》 2025年第3期164-170,共7页
讨论了多核处理器的特点及其在运行中可能出现的资源争用、时间干扰、行为不确定等问题。基于多核处理器在民用飞机机载系统和设备中的使用现状,研究了多核处理器的适航符合性验证要求。从多核处理器项目规划,资源设置,干扰通道和使用,... 讨论了多核处理器的特点及其在运行中可能出现的资源争用、时间干扰、行为不确定等问题。基于多核处理器在民用飞机机载系统和设备中的使用现状,研究了多核处理器的适航符合性验证要求。从多核处理器项目规划,资源设置,干扰通道和使用,软件验证,错误检测和处理及安全网的使用,补充数据并完成总结等六个方面,提出了使用多核处理器的系统和设备在适航符合性验证活动中应该满足的10个目标要求,并对目标提出的背景和目标的适用性进行了说明。研究成果可对使用多核处理器的机载系统和设备的设计和合格审定提供指导。 展开更多
关键词 多核处理器 符合性方法 符合性验证 型号合格审定 民用飞机 适航
在线阅读 下载PDF
面向数据密集型应用的近数据处理架构设计 被引量:1
9
作者 谢洋 李晨 陈小文 《计算机工程与科学》 北大核心 2025年第5期797-810,共14页
大数据时代,多核处理器在处理数据密集型应用时,面临着数据局部性低、访存延迟高和内核计算效率低等挑战。近数据处理对于降低访存延迟、提高内核计算效率具有重要潜力。设计了一种计算访存松耦合的近数据处理架构(LcNDP),部署在多核处... 大数据时代,多核处理器在处理数据密集型应用时,面临着数据局部性低、访存延迟高和内核计算效率低等挑战。近数据处理对于降低访存延迟、提高内核计算效率具有重要潜力。设计了一种计算访存松耦合的近数据处理架构(LcNDP),部署在多核处理器的共享缓存端和内存端。一方面通过迁移内核的访存任务,实现内核计算与访存的并行,隐藏访存开销;另一方面通过近数据计算单元,处理流数据计算,降低内核计算量和访存开销。实验结果表明LcNDP相较于传统多核架构,平均延迟降低了43%,与传统近数据处理的多核架构相比平均延迟降低了23%。 展开更多
关键词 近数据 数据密集型应用 计算机体系结构 多核处理器
在线阅读 下载PDF
主动声呐实时信号处理算法的MPSoC优化实现
10
作者 邹佳运 师英杰 +2 位作者 吴永清 郝程鹏 王东辉 《系统工程与电子技术》 北大核心 2025年第10期3137-3147,共11页
针对水下无人航行器(underwater unmanned vehicle,UUV)主动声呐系统对信号处理实时性、能效比及集成度的需求,采用模块化设计以及软硬件协同设计思想,提出一种基于异构多处理器片上系统(multi-processor system on chip,MPSoC)的主动... 针对水下无人航行器(underwater unmanned vehicle,UUV)主动声呐系统对信号处理实时性、能效比及集成度的需求,采用模块化设计以及软硬件协同设计思想,提出一种基于异构多处理器片上系统(multi-processor system on chip,MPSoC)的主动声呐实时信号处理算法的加速方案。首先研究适合边缘端部署的声呐信号处理算法;然后设计基于MPSoC的加速计算结构,将数字下变频、逆/快速傅里叶变换、波束形成等具有高计算复杂性的处理步骤移植到可编程逻辑端,实现显著加速;最后将目标检测等复杂度较低的步骤部署在处理器系统端,实现更高的灵活性。仿真及湖上试验结果表明,提出的方案可在数据更新周期的41%时间内完成1帧回波数据的实时处理,并可在复杂水下环境下实时有效探测运动目标。该方案在水下UUV主动声呐探测领域具有广阔的应用前景。 展开更多
关键词 水下无人航行器 主动声呐 多处理器片上系统 实时信号处理 硬件加速
在线阅读 下载PDF
一种新的异构多核平台下多类型DAG调度方法
11
作者 左俊杰 肖锋 +3 位作者 黄姝娟 沈超 郝鹏涛 陈磊 《计算机应用研究》 北大核心 2025年第2期514-518,共5页
异构多核处理器在异构环境中受限于处理器种类,只能在特定处理器上执行。现有调度方法通常使用多类型DAG(directed acyclic graph)任务模型进行模拟,但调度方法往往忽略不同核上的通信开销,或未考虑处理器与节点的对应关系,导致调度时... 异构多核处理器在异构环境中受限于处理器种类,只能在特定处理器上执行。现有调度方法通常使用多类型DAG(directed acyclic graph)任务模型进行模拟,但调度方法往往忽略不同核上的通信开销,或未考虑处理器与节点的对应关系,导致调度时间开销较大,处理器资源未充分利用,任务效率低。针对上述问题,提出了PNIF(processor-node impact factor)算法。该算法引入了两个对节点优先级具有重大影响的比例因子,将它们加入到节点优先级的计算中从而确定任务执行顺序。实验结果表明,PNIF比PEFT、HEFT、CPOP在调度长度上分别平均提升5.902%、19.402%、25.831%,有效缩短了整体调度长度,提升了处理器资源利用率。 展开更多
关键词 异构多核处理器 多类型DAG任务 任务调度 影响因子 PNIF算法
在线阅读 下载PDF
GroupUCP:按需动态调节的细粒度缓存划分策略
12
作者 张传奇 王卅 +1 位作者 孙凝晖 包云岗 《计算机研究与发展》 北大核心 2025年第4期989-1002,共14页
随着现代计算机技术的进步,内存墙问题越发严重.在此背景下,多级缓存中的末级缓存成为了影响性能的关键资源.近年来各项研究通过拓展尺寸,以及动态资源管理的手段优化末级缓存.路划分技术是缓存资源管理的主要方法,通过将缓存按路为单... 随着现代计算机技术的进步,内存墙问题越发严重.在此背景下,多级缓存中的末级缓存成为了影响性能的关键资源.近年来各项研究通过拓展尺寸,以及动态资源管理的手段优化末级缓存.路划分技术是缓存资源管理的主要方法,通过将缓存按路为单位划分后分配给各个应用使用,实现系统性能优化.然而路划分粒度较粗,要求缓存的所有组(set)都遵循同样的路划分方案.实际上,应用在不同组可能会有不同的空间需求,路划分技术限制了缓存的空间利用,造成资源浪费.GroupUCP是一种按需调节的细粒度缓存资源管理技术,其设计思路是根据每个应用对各缓存组的不同需求,采用动态分组和实时评估的方式,将各个缓存组聚合成组,分组进行按需分配.这一设计允许各个组进行独立的路划分分配,从而提高缓存使用率和整体系统性能.实验证明,相较于传统的UCP方法,GroupUCP利用更少的硬件资源实现了更细粒度资源按需分配,在对缓存资源敏感且需求不均衡的应用组合下获得了更高的系统性能提升. 展开更多
关键词 多核处理器 共享缓存 动态划分 动态分组 元数据压缩
在线阅读 下载PDF
多核处理器容错实时调度算法
13
作者 朱扬烁 吕海玉 +1 位作者 李奕晨 张凤登 《电子科技》 2025年第1期73-80,共8页
针对系统故障模式下容错公平调度FT-FS(Fault Tolerate Fair Scheduler)算法存在拒绝任务次数较多和资源浪费等问题,文中在FT-FS算法的基础上融入了主/替代版本PA(Primary Alternate)容错策略,提出了新的公平调度算法PA-FTFS(Primary-Al... 针对系统故障模式下容错公平调度FT-FS(Fault Tolerate Fair Scheduler)算法存在拒绝任务次数较多和资源浪费等问题,文中在FT-FS算法的基础上融入了主/替代版本PA(Primary Alternate)容错策略,提出了新的公平调度算法PA-FTFS(Primary-Alternate and Fault Tolerant Fair Scheduling)。该算法能够在多核处理器系统中减少资源浪费的同时更好地减少拒绝任务的次数。利用MATLAB仿真软件对上述算法进行了仿真验证,实验结果表明在内核发生永久性故障后,采用比例替代任务策略的PA-FTFS算法相较于FT-FS算法拒绝任务的次数明显减少。通过数据分析表明,PA-FTFS算法相较于FT-FS算法在故障率和调度率上具有较大改进。 展开更多
关键词 多核处理器 故障 容错 公平调度 主/替代版本 拒绝任务 替代任务 MATLAB仿真
在线阅读 下载PDF
一种异构多核系统动态调度协处理器设计
14
作者 曾树铭 倪伟 《合肥工业大学学报(自然科学版)》 北大核心 2025年第2期185-195,共11页
为研究异构多核片上系统(multi-processor system on chip,MPSoC)在密集并行计算任务中的潜力,文章设计并实现了一种适用于粗粒度数据特征、面向任务级并行应用的异构多核系统动态调度协处理器,采用了片上缓存、任务输出的多级写回管理... 为研究异构多核片上系统(multi-processor system on chip,MPSoC)在密集并行计算任务中的潜力,文章设计并实现了一种适用于粗粒度数据特征、面向任务级并行应用的异构多核系统动态调度协处理器,采用了片上缓存、任务输出的多级写回管理、任务自动映射、通讯任务乱序执行等机制。实验结果表明,该动态调度协处理器不仅能够实现任务级乱序执行等基本设计目标,还具有极低的调度开销,相较于基于动态记分牌算法的调度器,运行多个子孔径距离压缩算法的时间降低达17.13%。研究结果证明文章设计的动态调度协处理器能够有效优化目标场景下的任务调度效果。 展开更多
关键词 动态调度 硬件调度器 异构多核系统 任务级并行 编程模型 片上缓存 片上网络
在线阅读 下载PDF
基于FT-MT的RDSAR算法优化实现
15
作者 郑利华 杨辉 +2 位作者 文楚 王耀华 时洋 《计算机应用文摘》 2025年第9期88-93,96,共7页
合成雷达孔径(Synthetic Aperture Radar,SAR)成像回波数据量大且算法复杂,这使得其在实时应用中的实现面临挑战。针对国防科技大学自主研制的高性能异构多核数字信号处理器(Digital Signal Processor,DSP)FT-MT的体系结构特征及距离-... 合成雷达孔径(Synthetic Aperture Radar,SAR)成像回波数据量大且算法复杂,这使得其在实时应用中的实现面临挑战。针对国防科技大学自主研制的高性能异构多核数字信号处理器(Digital Signal Processor,DSP)FT-MT的体系结构特征及距离-多普勒(Range-Doppler,RD)SAR成像算法的特点,设计了一种面向多核DSP架构的高性能并行RD SAR算法。该算法基于DSP的向量部件,实现了有限脉冲响应滤波(Finite Impulse Response,FIR)、行向和列向快速傅里叶变换(Fast Fourier Transform,FFT)以及快速傅里叶逆变换(Inverse Fast Fourier Transform,IFFT)的向量化计算。同时,结合算子融合、双缓冲和多核并行的优化策略,充分发挥FT-MT架构的优势,显著提升了计算密集型算法的运行效率。实验结果表明,采用并行RD SAR算法相比传统的串行算法具有明显的性能优势;在1.0 GHz频率下,FT-MT单个DSP核处理512 kB(1024×512)图像的时间为23.23 ms,而与德州仪器(Texas Instruments,TI)TMS320C6678在1.2 GHz频率下的单核运行相比,性能加速比可高达20.536;FT-MT四核并行处理512 kB图像的时间为6.089 ms,成功实现了实时性。 展开更多
关键词 合成孔径雷达 多核数字信号处理器 距离-多普勒 向量化
在线阅读 下载PDF
Rubyphi:面向gem5的Cache一致性协议自动化模型检验
16
作者 徐学政 方健 +4 位作者 梁少杰 王璐 黄安文 隋京高 李琼 《计算机工程与科学》 北大核心 2025年第7期1141-1151,共11页
Cache一致性协议是多核系统数据一致性的保障,也直接影响内存子系统的性能,一直是微处理器设计和验证的重点。Cache一致性协议的设计和优化通常需借助gem5等软件模拟器快速实现。同时,由于协议设计中存在的错误在仿真测试中具有难触发... Cache一致性协议是多核系统数据一致性的保障,也直接影响内存子系统的性能,一直是微处理器设计和验证的重点。Cache一致性协议的设计和优化通常需借助gem5等软件模拟器快速实现。同时,由于协议设计中存在的错误在仿真测试中具有难触发、难定位和难修复的特点,需借助Murphi等模型检验工具进行形式化验证。然而,基于模拟器的协议设计优化和基于模型检验的协议验证在编程语言和抽象层次上存在巨大差异,设计者需要分别进行模拟器实现和模型检验建模,这不仅增加了时间成本,也为二者的等价性带来了隐患。设计并实现了面向gem5模拟器的Cache一致性协议自动化模型检验方法Rubyphi,通过提取gem5中实现的协议,自动完成基于Murphi的模型检验建模,进而对协议进行形式化验证。实验表明,Rubyphi能够有效地完成gem5中一致性协议的建模和验证,并成功发现了2个gem5现有协议中存在的错误,相关问题和解决方案已得到社区确认。 展开更多
关键词 CACHE一致性协议 多核处理器 模型检验 形式化验证
在线阅读 下载PDF
高轨遥感卫星数传处理器设计与验证
17
作者 李永峰 李文东 +2 位作者 阎昆 刘晓飞 郑小松 《航天器工程》 北大核心 2025年第2期66-74,共9页
针对高轨遥感卫星获取信息成本高、成像分辨率低、星地链路带宽小、信号覆盖范围广的特点,提出一种数传处理器设计。采用高可靠数据接口、高保真图像压缩、多文件存储管理、自适应速率控制等多项关键技术,以较低的硬件资源开销实现了多... 针对高轨遥感卫星获取信息成本高、成像分辨率低、星地链路带宽小、信号覆盖范围广的特点,提出一种数传处理器设计。采用高可靠数据接口、高保真图像压缩、多文件存储管理、自适应速率控制等多项关键技术,以较低的硬件资源开销实现了多个设备间高速遥感数据的无误码交换,具有更优的图像压缩性能,在不增加额外硬件资源配置的前提下可支持多个任务的并行开展,并使传输通道的有效帧效率达到100%。文章提出的设计,高效实现了高轨遥感卫星的数据处理与传输需求,显著提升了高轨遥感卫星的应用效能。 展开更多
关键词 高轨遥感卫星 数传处理器 高保真图像压缩 多文件管理
在线阅读 下载PDF
基于FPGA的多主交换式高速互联背板总线及其控制方法
18
作者 刘增超 王宏淼 《电工技术》 2025年第15期199-203,共5页
在工业控制领域,背板总线实现同一控制单元内处理器模块、外设功能模块等的结合与交互,是实现控制单元灵活组态的基础和前提。对于复杂和高实时性控制应用场景,存在多主处理器、多外设、并发访问、高速交换和同步传输的需求,因而要求背... 在工业控制领域,背板总线实现同一控制单元内处理器模块、外设功能模块等的结合与交互,是实现控制单元灵活组态的基础和前提。对于复杂和高实时性控制应用场景,存在多主处理器、多外设、并发访问、高速交换和同步传输的需求,因而要求背板总线有很强的数据吞吐能力。为了解决常规共享型总线不支持并发访问和常规互联型总线结构复杂,连线繁琐,且不利于灵活组态和扩展的问题,提出了基于FPGA的多主交换式高速互联背板总线结构。实验结果表明,基于FPGA的多主交换式高速互联背板总线有效提高了总线吞吐率,增强了总线带宽,减少背板传输线数量,降低背板布局布线难度,实现了多主处理器的阵列运行和算力聚合,极大地压缩了特高压直流输电控制保护程序运行时间,且大大优化了总线结构,有利于系统的灵活组态。 展开更多
关键词 工业控制 FPGA 多主处理器 背板总线
在线阅读 下载PDF
基于ARM架构的多核处理器SPI总线扩展及应用
19
作者 王晓鸽 董兴武 包文帆 《长江信息通信》 2025年第7期123-125,129,共4页
SPI(Serial Peripheral Interface,串行外设接口)是一种同步串行通信接口,该接口在嵌入式环境中常用于板内芯片之前的数据交换。由于其电路实现简单,占用资源少,该通信方式在性能和数据传输要求更高的多核处理系统中应用广泛。文章主要... SPI(Serial Peripheral Interface,串行外设接口)是一种同步串行通信接口,该接口在嵌入式环境中常用于板内芯片之前的数据交换。由于其电路实现简单,占用资源少,该通信方式在性能和数据传输要求更高的多核处理系统中应用广泛。文章主要通过ARM架构的多核处理器设计时需关注的该总线的接口特征和时序特性,文章主要关注与分析SPI接口的使用特征、访问延迟、传输带宽等,基于这些技术特征,能够为嵌入式软硬件设计提供相应参考。 展开更多
关键词 ARM架构 多核处理器 SPI总线 访问延迟
在线阅读 下载PDF
Broadband unidirectional visible imaging using wafer-scale nano-fabrication of multi-layer diffractive optical processors
20
作者 Che-Yung Shen Paolo Batoni +6 位作者 Xilin Yang Jingxi Li Kun Liao Jared Stack Jeff Gardner Kevin Welch Aydogan Ozcan 《Light(Science & Applications)》 2025年第9期2821-2838,共18页
We present a broadband and polarization-insensitive unidirectional imager that operates at the visible part of the spectrum,where image formation occurs in one direction,while in the opposite direction,it is blocked.T... We present a broadband and polarization-insensitive unidirectional imager that operates at the visible part of the spectrum,where image formation occurs in one direction,while in the opposite direction,it is blocked.This approach is enabled by deep learning-driven diffractive optical design with wafer-scale nano-fabrication using high-purity fused silica to ensure optical transparency and thermal stability.Our design achieves unidirectional imaging across three visible wavelengths(covering red,green,and blue parts of the spectrum),and we experimentally validated this broadband unidirectional imager by creating high-fidelity images in the forward direction and generating weak,distorted output patterns in the backward direction,in alignment with our numerical simulations.This work demonstrates wafer-scale production of diffractive optical processors,featuring 16 levels of nanoscale phase features distributed across two axially aligned diffractive layers for visible unidirectional imaging.This approach facilitates mass-scale production of~0.5 billion nanoscale phase features per wafer,supporting high-throughput manufacturing of hundreds to thousands of multi-layer diffractive processors suitable for large apertures and parallel processing of multiple tasks.Beyond broadband unidirectional imaging in the visible spectrum,this study establishes a pathway for artificial-intelligence-enabled diffractive optics with versatile applications,signaling a new era in optical device functionality with industrial-level,massively scalable fabrication. 展开更多
关键词 deep learning wafer scale fabrication multi layer diffractive optical processors broadband imaging unidirectional imaging polarization insensitive high purity fused silica diffractive optical design
原文传递
上一页 1 2 48 下一页 到第
使用帮助 返回顶部