-
题名基于区间模型的一级指令Cache缺失损失分析
- 1
-
-
作者
穆雅莉
杨兵
喻明艳
-
机构
哈尔滨工业大学微电子中心
-
出处
《计算机工程》
CAS
CSCD
2012年第7期273-275,278,共4页
-
文摘
一级指令Cache的平均缺失损失被量化为下一级存储系统的访问时间,在进行处理器性能瓶颈分析中简单的量化会引起较大的误差。针对该问题,应用区间模型分析影响一级指令Cache平均缺失损失的前端因素,并用模拟实验进行分析研究,结果表明,除下一级存储系统的访问时间外,取指带宽、取指队列的大小、一级指令Cache缺失率及程序特性,会对一级指令Cache平均缺失损失产生影响。
-
关键词
超标量处理器
一级指令cache
缺失损失
区间模型
-
Keywords
superscalar processor
Level 1 instruction cache（L1 I-cache）
miss penalty
interval model
-
分类号
TP391
[自动化与计算机技术—计算机应用技术]
-
-
题名面向高性能DSP的一级可配置指令缓存设计与验证
- 2
-
-
作者
唐俊龙
高睿禧
-
机构
长沙理工大学物理与电子科学学院
-
出处
《集成电路与嵌入式系统》
2025年第5期24-34,共11页
-
基金
湖南省制造业关键产品“揭榜挂帅”项目高性能高可靠国产DSP芯片项目(2022GXGG012)。
-
文摘
针对程序运行中Cache无法有效预测非局部访问的问题,提出了一种基于二级存储结构的高安全性一级可配置指令缓存设计方案。该方案通过页与Cache行的两种粒度存储保护机制,确保不同级别用户的数据安全;实现了内部控制寄存器和灵活可配置的Cache/SRAM结构,支持快速配置和扩展;利用直接存储访问模块实现了与外部存储的高效交互。通过UVM平台进行模块级验证,并对比不同L1P大小配置下的命中率,调用40 nm低阈值库验证了系统的时延和功耗性能。实验结果表明,所设计的缓存方案能在32 KB至0 KB五种L1P配置间快速切换,满足600 MHz高性能DSP的需求,最大路径延时为1.47 ns,总功耗为309.577 mW。
-
关键词
一级指令缓存
UVM验证学
存储保护
DSP
cache
-
Keywords
level-1 instruction cache
UVM verification
memory protection
DSP
cache
-
分类号
TP368
[自动化与计算机技术—计算机系统结构]
-
-
题名银河TS-1微处理器存储系统的设计与实现
- 3
-
-
作者
王蕾
宋辉
赵学秘
戴葵
王志英
-
机构
国防科学技术大学计算机学院
-
出处
《计算机工程》
CAS
CSCD
北大核心
2003年第5期144-146,共3页
-
基金
国家"863"高技术研究发展计划项目 (863-SOC-Y-3-2-1)
国家自然科学基金项目(69933030)
-
文摘
介绍了TS-1存储系统的体系结构，针对设计和实现过程中的关键问题进行了讨论，包括Cache系统的设计和存储控制器的设计。最后对实现的结果进行了性能评测和理论分析，得到了Cache系统性能和处理器性能之间的关系。
-
关键词
银河TS-1
微处理器
存储系统
设计
-
Keywords
TS-1；Memory system； Memory Controller；instruction cache；Data cache；Performance evaluation
-
分类号
TP332
[自动化与计算机技术—计算机系统结构]
-
