期刊文献+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到5篇文章
< 1 >
每页显示 20 50 100
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
基于混合忆阻器-CMOS逻辑的全加器电路优化设计 被引量：5
1
作者 冯朝文 蔡理 +2 位作者 杨晓阔 张波 危波 《微纳电子技术》 北大核心 2019年第11期868-874,894,共8页
将一种电压阈值型压控双极性忆阻器模型与CMOS反相器进行混合设计,实现了"与"、"或"、"与非"、"或非"基本逻辑门。通过构建"异或"逻辑门新结构,提出一种基于混合忆阻器-CMOS逻辑的... 将一种电压阈值型压控双极性忆阻器模型与CMOS反相器进行混合设计,实现了"与"、"或"、"与非"、"或非"基本逻辑门。通过构建"异或"逻辑门新结构,提出一种基于混合忆阻器-CMOS逻辑的全加器电路优化设计方案。最后,分析忆阻器参数β,Vt,Ron和Roff对电路运算速度和输出信号衰减幅度的影响,研究了该优化设计的电路功能和特性,经验证模拟仿真结果与理论分析结果具有较好的一致性。研究结果表明:全加器优化设计结构更简单,版图面积更小,所需忆阻器数量减少22.2%,CMOS反相器数量减少50%;增大参数β值可提高运算速度,增大忆阻值比率Roff/Ron可减小逻辑输出信号衰减度。 展开更多
关键词 忆阻器 混合忆阻器-CMOS逻辑 电压阈值 全加器 信号衰减
原文传递
混合忆阻器-CMOS逻辑运算的优化设计研究 被引量：2
2
作者 冯朝文 白鹏 +1 位作者 杨晓阔 危波 《计算机技术与发展》 2019年第12期44-48,54,共6页
基于混合忆阻器-CMOS设计成的典型逻辑门在输出端的忆阻器存在泄露电流,导致运算输出信号幅度产生衰减,引起多级互联电路逻辑运算混乱甚至出错。为了解决这一难题,文中提出采用变形逻辑运算表达式,以CMOS反相器可实现的“非”逻辑操作... 基于混合忆阻器-CMOS设计成的典型逻辑门在输出端的忆阻器存在泄露电流,导致运算输出信号幅度产生衰减,引起多级互联电路逻辑运算混乱甚至出错。为了解决这一难题,文中提出采用变形逻辑运算表达式,以CMOS反相器可实现的“非”逻辑操作完成输出端信号传递这一方案,改进了电路运算设计结构但不改变电路运算的复杂度。进而以“异或”、“异或非”逻辑门和一位全加器为例,以理论分析、新电路结构设计和PSpice软件模拟仿真三者共同验证了该方案的有效性。研究结果表明,该方案很好地解决了级间连接忆阻器的泄露电流,有效降低了逻辑运算信号的衰减现象,且改进设计的电路逻辑功能正确,运算准确性得到提高,输出信号低电平近似为0 V,高电平达1.8 V,均接近理想值,有利于实现新型高性能复杂逻辑运算的设计、开发和大规模集成应用。 展开更多
关键词 混合忆阻器-CMOS 逻辑门 信号衰减 全加器 暂态响应
在线阅读 下载PDF
基于M4结构的混合逻辑全加器设计
3
作者 夏银水 王士恒 钱利波 《深圳大学学报（理工版）》 EI CAS 北大核心 2014年第5期479-486,共8页
针对全加器速度和功耗日益突出的矛盾,提出一种基于M4结构的混合逻辑全加器(HLM4-FA)设计方案.通过两个独立的部分分别产生输出信号,减小电路模块间内部信号的输出负载,优化器件的延时.针对不同的模块,采用混合逻辑设计方法,克服单一逻... 针对全加器速度和功耗日益突出的矛盾,提出一种基于M4结构的混合逻辑全加器(HLM4-FA)设计方案.通过两个独立的部分分别产生输出信号,减小电路模块间内部信号的输出负载,优化器件的延时.针对不同的模块,采用混合逻辑设计方法,克服单一逻辑设计电路的局限性,降低电路的功耗,从而降低全加器的功耗延时积.与Hybird、Hybird_CMOS和SR_CPL_Buffer全加器相比,延时和功耗延时积减小分别达33%和37%,有效节省了电路能耗. 展开更多
关键词 集成电路技术 全加器 运算电路 混合逻辑 低能耗 延时 功耗延时积
在线阅读 下载PDF
基于正反馈异或/同或门的低延时混合逻辑加法器设计
4
作者 叶顺心 汪鹏君 +2 位作者 温亮 张跃军 张笑天 《宁波大学学报（理工版）》 CAS 2020年第2期28-34,共7页
针对采用传输管逻辑设计的加法器存在阈值损失以及延时过高等问题,结合正反馈原理,提出无阈值损失的低延时正反馈混合逻辑加法器设计方案.该方案首先分析传输管异或门阈值损失机理,利用正反馈环电平锁定特性,设计无阈值损失的正反馈异或... 针对采用传输管逻辑设计的加法器存在阈值损失以及延时过高等问题,结合正反馈原理,提出无阈值损失的低延时正反馈混合逻辑加法器设计方案.该方案首先分析传输管异或门阈值损失机理,利用正反馈环电平锁定特性,设计无阈值损失的正反馈异或/同或门;然后利用有比逻辑特定晶体管的尺寸差,以减少正反馈异或/同或门输出延时;最后融合传输管逻辑、传输门逻辑和静态互补CMOS逻辑等的优点,实现无阈值损失且低延时的混合逻辑加法器.在TSMC 65 nm CMOS工艺下,HSPICE仿真结果表明,所设计电路与传输门加法器相比延时和功耗延时积分别降低12.75%和10.88%. 展开更多
关键词 正反馈 异或/同或门 低延时 阈值损失 混合逻辑加法器
在线阅读 下载PDF
基于忆阻器-CMOS的通用逻辑电路及其应用 被引量：8
5
作者 杨辉 段书凯 +3 位作者 董哲康 王丽丹 胡小方 尚柳汀 《中国科学：信息科学》 CSCD 北大核心 2020年第2期289-302,共14页
忆阻器是一种具有阻值开关特性的信息存储器件.由于忆阻器件具有可变电导性,其组合电路可应用与逻辑运算.本文提出了一种新的忆阻器-CMOS逻辑电路,能够在同一电路中同时实现ANDOR-XOR-XNOR 4种基本的逻辑操作.相较于MAD Gates, MRL, IM... 忆阻器是一种具有阻值开关特性的信息存储器件.由于忆阻器件具有可变电导性,其组合电路可应用与逻辑运算.本文提出了一种新的忆阻器-CMOS逻辑电路,能够在同一电路中同时实现ANDOR-XOR-XNOR 4种基本的逻辑操作.相较于MAD Gates, MRL, IMPLY逻辑电路,忆阻器数量和功耗均有大幅降低,电路性能更优,电路效率大幅提高.在此基础上设计了一种新的全加电路及二值图像加密电路.与现有忆阻器逻辑加法电路相比,本文设计的加法电路在元件数量上同样具有极大的优势.本文设计的二值图像加密电路能够用两种不同的加密方式实现图像加密,密钥与电路相互独立,提高了加密结果的可靠性. 展开更多
关键词 忆阻器 逻辑运算 忆阻器-CMOS 逻辑 全加电路 二值图像加密
原文传递
已选择0条
导出题录 引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 下一页 到第 页
使用帮助 返回顶部