为了提高MLC NAND Flash的抗误码性能,该文提出一种基于优化缩短极化码的MLC NAND Flash差错控制方法。优化缩短极化码通过优化删减图样得到,首先通过比特翻转重排序的方式得到基本删减图样,进而选择具有更低信道容量的冻结比特组成优...为了提高MLC NAND Flash的抗误码性能,该文提出一种基于优化缩短极化码的MLC NAND Flash差错控制方法。优化缩短极化码通过优化删减图样得到,首先通过比特翻转重排序的方式得到基本删减图样,进而选择具有更低信道容量的冻结比特组成优化删减图样,使得到的删减比特全为冻结比特,可以显著提高删减算法的纠错性能。同时,根据MLC单元错误的不对称性,采用码率自适应的码字对FLASH中MSB和LSB进行不等错误保护。仿真结果表明:当误帧率为310-时,优化缩短极化码较相同码长的LDPC码和基本缩短极化码分别约有3.72~5.89 d B和1.47~3.49 d B增益;相比基于同一码率的优化缩短极化码方案,不等错误保护的差错控制方案获得约0.25 d B增益。展开更多
文摘为了提高MLC NAND Flash的抗误码性能,该文提出一种基于优化缩短极化码的MLC NAND Flash差错控制方法。优化缩短极化码通过优化删减图样得到,首先通过比特翻转重排序的方式得到基本删减图样,进而选择具有更低信道容量的冻结比特组成优化删减图样,使得到的删减比特全为冻结比特,可以显著提高删减算法的纠错性能。同时,根据MLC单元错误的不对称性,采用码率自适应的码字对FLASH中MSB和LSB进行不等错误保护。仿真结果表明:当误帧率为310-时,优化缩短极化码较相同码长的LDPC码和基本缩短极化码分别约有3.72~5.89 d B和1.47~3.49 d B增益;相比基于同一码率的优化缩短极化码方案,不等错误保护的差错控制方案获得约0.25 d B增益。
