-
题名基于有用偏移和布局的时钟树综合优化方法
- 1
-
-
作者
胡庭栋
郭浩南
张振华
鲁迎春
-
机构
合肥工业大学微电子学院
-
出处
《微电子学》
北大核心
2025年第4期640-647,共8页
-
基金
国家自然科学基金重大科研仪器研制项目(62027815)。
-
文摘
针对深亚微米工艺下集成电路存在拥塞严重和时序收敛困难的问题,提出结合有用偏移和布局优化的时钟树综合(CTS)优化方法,能够缓解拥塞并优化时序。该方法以两种工艺下数字芯片子模块为例,使用Early clock flow在布局阶段提前做时钟树,并针对出现的时序违例分析寄存器与宏单元之间的数据流向,通过脚本优化其物理位置并使用有用偏移调整时钟树的长短。在Innovus工具中将本文的时钟树综合优化方法其他两种方法进行比较,并通过PrimeTime进行验证,结果表明使用该方法后拥塞问题得到改善,时钟树综合阶段建立时间的最差负时序裕量(WNS)、总的负时序裕量(TNS)和违例路径的条数都大幅度下降,其中两种工艺下模块的WNS都减小了90%以上,TNS都减小了96%以上。
-
关键词
时钟树综合
时序收敛
时钟偏移
有用偏移
布局优化
early
clock
flow
-
Keywords
clock tree synthesis
timing convergence
clock skew
useful skew
layout optimization
early clock flow
-
分类号
TN40
[电子电信—微电子学与固体电子学]
-
