期刊导航
期刊开放获取
vip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
4
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于DSP的实数FFT算法研究与实现
被引量：
14
1
作者
陈恒亮
蒋勇
《动力学与控制学报》
2005年第2期50-53,共4页
介绍了一种实数快速傅里叶变换(FFT)的设计原理及实现方法,利用输入序列的对称性,将2N点的实数FFT计算转化为N点复数FFT计算,然后将FFT的N点复数输出序列进行适当的运算组合,获得原实数输入的2N点FFT复数输出序列,使FFT的运算量减少了...
介绍了一种实数快速傅里叶变换(FFT)的设计原理及实现方法,利用输入序列的对称性,将2N点的实数FFT计算转化为N点复数FFT计算,然后将FFT的N点复数输出序列进行适当的运算组合,获得原实数输入的2N点FFT复数输出序列,使FFT的运算量减少了近一半,很大程度上减少了系统的运算时间,解决了信号处理系统要求实时处理与傅里叶变换运算量大之间的矛盾.同时,给出了在TMS320VC5402DSP上实现实数FFT的软件设计,并比较了执行16,32,64,128,256,512,1024点实数FFT程序代码与相同点数复数FFT的程序代码运行时间.经过实验验证,各项指标均达到了设计要求.
展开更多
关键词
fft
DSP
实数
算法研究
TMS320VC5402
快速傅里叶变换
输出序列
程序代码
设计原理
运算时间
实时处理
系统要求
信号处理
软件设计
运行时间
设计要求
运算量
复数
对称性
计算
在线阅读
下载PDF
职称材料
基于DSP并行系统的FFT算法实现
被引量：
2
2
作者
朱林
王志凌
黄天戍
《武汉理工大学学报》
CAS
CSCD
北大核心
2009年第20期102-104,120,共4页
在卫星图像处理项目研究中,大量使用到快速傅立叶变换运算。为了进一步提高运算速度,提出使用DSP芯片TMS320DM642和X86-PC系统组建实验系统。在实验系统中,主要运算任务由2个并行的DSP子系统承担。通过与传统FFT计算平台的比较实验,表...
在卫星图像处理项目研究中,大量使用到快速傅立叶变换运算。为了进一步提高运算速度,提出使用DSP芯片TMS320DM642和X86-PC系统组建实验系统。在实验系统中,主要运算任务由2个并行的DSP子系统承担。通过与传统FFT计算平台的比较实验,表明该系统拥有更加快速的FFT计算能力,并且还可以通过扩展进一步提高这种运算能力。
展开更多
关键词
数字信号处理器
并行处理
fft
算法
代码优化
原文传递
R-DSP中支持多种位宽乘法阵列的设计与实现
3
作者
潘豪捷
万江华
《电子测试》
2025年第3期1-6,共6页
本文针对数字信号处理器(DSP)中多种位宽乘法指令难以实现乘法器硬件资源复用且时序紧张的问题,以提升雷达数字信号处理器(R-DSP)中乘法运算部件的整体性能为目标,提出了一种支持多种位宽乘法器的硬件电路设计方法。该设计通过构建一个...
本文针对数字信号处理器(DSP)中多种位宽乘法指令难以实现乘法器硬件资源复用且时序紧张的问题,以提升雷达数字信号处理器(R-DSP)中乘法运算部件的整体性能为目标,提出了一种支持多种位宽乘法器的硬件电路设计方法。该设计通过构建一个由16个16位乘法器组成的乘法阵列,实现了对8×8、8×16、16×16、16×32、32×32、32×64和64×64等多种位宽乘法指令的支持。在16位乘法器设计中,采用改进的Booth编码算法与Wallace树压缩结构,有效减少了乘法指令执行过程中部分积的数量。综合结果表明:相较于传统多种位宽乘法指令的实现方法,本文所设计的乘法阵列在关键路径延时方面降低了21.1%,硬件资源开销减少了41.8%,功耗降低了5.5%,展现出优异的整体性能。本文结论进一步表明,支持多种位宽的乘法阵列能够有效提升乘法指令的执行速度,并且在一定程度上减少了硬件资源开销和功耗,为高性能R-DSP乘法运算部件中的核心单元设计提供了一种更优的设计实现方法。
展开更多
关键词
雷达数字信号处理器
乘法运算部件
BOOTH算法
Wallace压缩
乘法器
逻辑综合
在线阅读
下载PDF
职称材料
一个实时语音识别实验系统的结构设计
4
作者
沙宗先
赵日华
+1 位作者
李勇
徐近沛
《哈尔滨工业大学学报》
EI
CAS
CSCD
北大核心
1989年第3期83-88,共6页
本文介绍了一个用数字信号处理器和十六位微处理器的实时语音识别实验系统的结构.系统采用流水线工作方式,可实现汉语孤立词实时识别.利用透明方式将识别系统与主计算机相联,简化了系统的用户开发和使用.文中还介绍了支持FFT 算法的高...
本文介绍了一个用数字信号处理器和十六位微处理器的实时语音识别实验系统的结构.系统采用流水线工作方式,可实现汉语孤立词实时识别.利用透明方式将识别系统与主计算机相联,简化了系统的用户开发和使用.文中还介绍了支持FFT 算法的高速数字信号处理板的结构以及利用通用微机系统实现本系统的开发过程.
展开更多
关键词
语音识别
实验系统
结构设计
在线阅读
下载PDF
职称材料
题名
基于DSP的实数FFT算法研究与实现
被引量：
14
1
作者
陈恒亮
蒋勇
机构
深圳技师学院电气工程系
出处
《动力学与控制学报》
2005年第2期50-53,共4页
文摘
介绍了一种实数快速傅里叶变换(FFT)的设计原理及实现方法,利用输入序列的对称性,将2N点的实数FFT计算转化为N点复数FFT计算,然后将FFT的N点复数输出序列进行适当的运算组合,获得原实数输入的2N点FFT复数输出序列,使FFT的运算量减少了近一半,很大程度上减少了系统的运算时间,解决了信号处理系统要求实时处理与傅里叶变换运算量大之间的矛盾.同时,给出了在TMS320VC5402DSP上实现实数FFT的软件设计,并比较了执行16,32,64,128,256,512,1024点实数FFT程序代码与相同点数复数FFT的程序代码运行时间.经过实验验证,各项指标均达到了设计要求.
关键词
fft
DSP
实数
算法研究
TMS320VC5402
快速傅里叶变换
输出序列
程序代码
设计原理
运算时间
实时处理
系统要求
信号处理
软件设计
运行时间
设计要求
运算量
复数
对称性
计算
Keywords
digital signal processor
,
fft algorithm
,
butterfly operation
分类号
TN911.7 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
基于DSP并行系统的FFT算法实现
被引量：
2
2
作者
朱林
王志凌
黄天戍
机构
武汉大学电子信息学院
贵州大学管理学院
出处
《武汉理工大学学报》
CAS
CSCD
北大核心
2009年第20期102-104,120,共4页
基金
国家"863"计划(2006AA12Z132)
文摘
在卫星图像处理项目研究中,大量使用到快速傅立叶变换运算。为了进一步提高运算速度,提出使用DSP芯片TMS320DM642和X86-PC系统组建实验系统。在实验系统中,主要运算任务由2个并行的DSP子系统承担。通过与传统FFT计算平台的比较实验,表明该系统拥有更加快速的FFT计算能力,并且还可以通过扩展进一步提高这种运算能力。
关键词
数字信号处理器
并行处理
fft
算法
代码优化
Keywords
digital signal processor
s
parallel processing
fft algorithm
optimization
分类号
TP391 [自动化与计算机技术—计算机应用技术]
原文传递
题名
R-DSP中支持多种位宽乘法阵列的设计与实现
3
作者
潘豪捷
万江华
机构
长沙理工大学物理电子与科学学院
湖南毂梁微电子有限公司
出处
《电子测试》
2025年第3期1-6,共6页
基金
长沙市揭榜挂帅“重大科技项目”(kq2503002)
湖南省科技创新计划(2025QY2001)项目资助。
文摘
本文针对数字信号处理器(DSP)中多种位宽乘法指令难以实现乘法器硬件资源复用且时序紧张的问题,以提升雷达数字信号处理器(R-DSP)中乘法运算部件的整体性能为目标,提出了一种支持多种位宽乘法器的硬件电路设计方法。该设计通过构建一个由16个16位乘法器组成的乘法阵列,实现了对8×8、8×16、16×16、16×32、32×32、32×64和64×64等多种位宽乘法指令的支持。在16位乘法器设计中,采用改进的Booth编码算法与Wallace树压缩结构,有效减少了乘法指令执行过程中部分积的数量。综合结果表明:相较于传统多种位宽乘法指令的实现方法,本文所设计的乘法阵列在关键路径延时方面降低了21.1%,硬件资源开销减少了41.8%,功耗降低了5.5%,展现出优异的整体性能。本文结论进一步表明,支持多种位宽的乘法阵列能够有效提升乘法指令的执行速度,并且在一定程度上减少了硬件资源开销和功耗,为高性能R-DSP乘法运算部件中的核心单元设计提供了一种更优的设计实现方法。
关键词
雷达数字信号处理器
乘法运算部件
BOOTH算法
Wallace压缩
乘法器
逻辑综合
Keywords
radar
digital signal processor
multiplication
operation
component
Booth
algorithm
Wallace compression
multiplier
logic synthesis
分类号
TM712 [电气工程—电力系统及自动化]
在线阅读
下载PDF
职称材料
题名
一个实时语音识别实验系统的结构设计
4
作者
沙宗先
赵日华
李勇
徐近沛
机构
哈尔滨工业大学信息处理与模式识别教研室
出处
《哈尔滨工业大学学报》
EI
CAS
CSCD
北大核心
1989年第3期83-88,共6页
文摘
本文介绍了一个用数字信号处理器和十六位微处理器的实时语音识别实验系统的结构.系统采用流水线工作方式,可实现汉语孤立词实时识别.利用透明方式将识别系统与主计算机相联,简化了系统的用户开发和使用.文中还介绍了支持FFT 算法的高速数字信号处理板的结构以及利用通用微机系统实现本系统的开发过程.
关键词
语音识别
实验系统
结构设计
Keywords
Speech recognition
digital signal processor
fft algorithm
分类号
TN912.34 [电子电信—通信与信息系统]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于DSP的实数FFT算法研究与实现
陈恒亮
蒋勇
《动力学与控制学报》
2005
14
在线阅读
下载PDF
职称材料
2
基于DSP并行系统的FFT算法实现
朱林
王志凌
黄天戍
《武汉理工大学学报》
CAS
CSCD
北大核心
2009
2
原文传递
3
R-DSP中支持多种位宽乘法阵列的设计与实现
潘豪捷
万江华
《电子测试》
2025
0
在线阅读
下载PDF
职称材料
4
一个实时语音识别实验系统的结构设计
沙宗先
赵日华
李勇
徐近沛
《哈尔滨工业大学学报》
EI
CAS
CSCD
北大核心
1989
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
