期刊导航
期刊开放获取
vip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于差分编码技术的12.5Gbit/s高速SerDes发射机
被引量:
5
1
作者
彭嘉豪
李儒章
+2 位作者
付东兵
丁一
杨虹
《微电子学》
CAS
北大核心
2021年第1期85-90,共6页
研究并设计了一种基于差分编码技术的12.5 Gbit/s高速SerDes发射机。该电路由并串转换模块、去加重控制模块和驱动模块组成。驱动模块采用电流模逻辑异或门结构,动态负载的加入可以在降低功耗的同时实现与传输线的阻抗匹配。首次提出在...
研究并设计了一种基于差分编码技术的12.5 Gbit/s高速SerDes发射机。该电路由并串转换模块、去加重控制模块和驱动模块组成。驱动模块采用电流模逻辑异或门结构,动态负载的加入可以在降低功耗的同时实现与传输线的阻抗匹配。首次提出在并串转换模块中加入差分编码电路的解决方案,以保证原码输出,从而使数据在发射机内完成差分编解码的过程。后仿真结果表明,发射机数据传输速度达到12.5 Gbit/s。此时发射机整体功耗为39 mW,输出总抖动为0.05 UI,远小于JESD204B标准所要求的0.3 UI。
展开更多
关键词
差分编码
高速SerDes
电流模逻辑异或门
动态负载
原文传递
题名
基于差分编码技术的12.5Gbit/s高速SerDes发射机
被引量:
5
1
作者
彭嘉豪
李儒章
付东兵
丁一
杨虹
机构
重庆邮电大学光电工程学院
模拟集成电路国家重点实验室
出处
《微电子学》
CAS
北大核心
2021年第1期85-90,共6页
基金
模拟集成电路国家重点实验室基金资助项目(614280205020417)。
文摘
研究并设计了一种基于差分编码技术的12.5 Gbit/s高速SerDes发射机。该电路由并串转换模块、去加重控制模块和驱动模块组成。驱动模块采用电流模逻辑异或门结构,动态负载的加入可以在降低功耗的同时实现与传输线的阻抗匹配。首次提出在并串转换模块中加入差分编码电路的解决方案,以保证原码输出,从而使数据在发射机内完成差分编解码的过程。后仿真结果表明,发射机数据传输速度达到12.5 Gbit/s。此时发射机整体功耗为39 mW,输出总抖动为0.05 UI,远小于JESD204B标准所要求的0.3 UI。
关键词
差分编码
高速SerDes
电流模逻辑异或门
动态负载
Keywords
differential encoding
high speed SerDes
current mode logic xor gate
dynamic load
分类号
TN432 [电子电信—微电子学与固体电子学]
原文传递
题名
作者
出处
发文年
被引量
操作
1
基于差分编码技术的12.5Gbit/s高速SerDes发射机
彭嘉豪
李儒章
付东兵
丁一
杨虹
《微电子学》
CAS
北大核心
2021
5
原文传递
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部