应用于CMOS图像传感器的12 bit全局共用型列级SAR ADC

1

作者 郭仲杰 张金澳 +1 位作者 许睿明 刘绥阳 《电子科技大学学报》 北大核心 2026年第1期77-84,共8页

针对传统逐次逼近型模数转换器(SAR ADC)在CMOS图像传感器列级读出电路中的面积和功耗突出问题,提出一种面向大阵列的全局共用DAC型高速SAR ADC。该结构基于多列共用核心DAC的思想,将传统列级SAR ADC中面积需求最大的电容阵列DAC提取出... 针对传统逐次逼近型模数转换器(SAR ADC)在CMOS图像传感器列级读出电路中的面积和功耗突出问题,提出一种面向大阵列的全局共用DAC型高速SAR ADC。该结构基于多列共用核心DAC的思想,将传统列级SAR ADC中面积需求最大的电容阵列DAC提取出来,采用不同权重的DAC信号,建立一个全局共用型DAC并采用多路选择加法器替代了传统的多列复用技术。该方法将每列SAR ADC简化后仅需要比较器、多路选择加法器以及部分数字逻辑,在保证SAR ADC的速度及精度优势的同时大幅度减小了其面积需求。基于55nm 1P4M CMOS工艺对所提出的方法进行了详细的电路设计和仿真验证,在模拟电压为3.3 V、数字电压为1.2 V、时钟频率为120 MHz、输入信号范围为1.6 V的情况下,设计实现的12-bit SAR ADC的静态参数DNL(differential nonlinearity)为-0.8/0.8 LSB,INL(integral nonlinearity)为-1.4/0.4 LSB,信噪失真比(SNR)达到68.24 dB,有效位数为11.02 bit,面积为10μm×350μm,功耗为264μW。相比现有的SAR ADC,在保证SAR ADC高速、高精度的同时,也使ADC面积需求大幅度减小,为SAR ADC在高速CMOS图像传感器的列级读出电路中的应用提供了理论支撑。 展开更多

关键词 CMOS图像传感器 列级adc SAR adc 全并行 全局共用

在线阅读 下载PDF 职称材料

低功耗增量式Sigma-Delta ADC的设计

2

作者 岳佳琪 李敬国 喻松林 《激光与红外》 北大核心 2025年第1期75-80,共6页

通过将模-数转换器(ADC)集成到红外焦平面读出电路中实现模拟信号的数字化以及基于数字信号的智能化的技术,是目前国际上最先进的红外焦平面数字化技术。作为数字化读出电路的核心组成部分,ADC的性能指标直接影响着整体电路性能。ADC的... 通过将模-数转换器(ADC)集成到红外焦平面读出电路中实现模拟信号的数字化以及基于数字信号的智能化的技术,是目前国际上最先进的红外焦平面数字化技术。作为数字化读出电路的核心组成部分,ADC的性能指标直接影响着整体电路性能。ADC的系统架构可以分为芯片级ADC,列级ADC和像素级ADC,列级ADC是目前在红外焦平面应用最广泛的结构。依据列级数字化读出电路对ADC的要求,本文设计了一种二阶前馈增量式Sigma-Delta ADC,采用1.8 V的电源电压,ADC转换速率为26kS/s,要实现14 bit的量化精度,单个ADC功耗小于100μW。采用CMOS工艺进行电路设计,仿真结果表明,所设计的增量式Sigma-Delta ADC能够满足系统设计指标。 展开更多

关键词 低功耗电路 列级adc 增量式Sigma-Delta adc

在线阅读 下载PDF 职称材料

基于CMOS图像传感器列级ADC的数字双采样 被引量：2

3

作者 徐江涛 贾文龙 高静 《南开大学学报（自然科学版）》 CAS CSCD 北大核心 2015年第1期61-66,共6页

提出了一种用于CMOS图像传感器的数字双采样10位列级模数转换器.比较器采用失调消除技术,数字双采样通过加/减计数器实现,使复位信号和像素信号的量化结果在数字域做差,消除了像素输出产生的固定模式噪声;列电路由一个比较器、一个计数... 提出了一种用于CMOS图像传感器的数字双采样10位列级模数转换器.比较器采用失调消除技术,数字双采样通过加/减计数器实现,使复位信号和像素信号的量化结果在数字域做差,消除了像素输出产生的固定模式噪声;列电路由一个比较器、一个计数器和一个锁存选通器组成.采用GSMC 0.18μm标准CMOS工艺对电路进行设计,一个完整的A/D转换时间为11μs,使用Cadence spectre进行仿真,结果表明:ADC的信噪失真比为57.86dB,有效位数9.32,列电路功耗为58.24μW,由比较器的失调和延迟产生的误差可以减小50%. 展开更多

关键词 CMOS图像传感器 数字双采样 列级模数转换器

原文传递

一种用于CMOS图像传感器的10位高速列级ADC 被引量：3

4

作者 姚素英 徐文静 +2 位作者 高静 聂凯明 徐江涛 《天津大学学报（自然科学与工程技术版）》 EI CAS CSCD 北大核心 2014年第3期243-248,共6页

提出了一种适用于高速小尺寸像素的列级ADC,该ADC采用单斜ADC(single-slope ADC,SS ADC)与逐次逼近ADC(successive-approximation ADC,SA ADC)相结合的方式在提高模数转换速度的同时减小了芯片面积.SS ADC实现5位粗量化,SA ADC实现5位... 提出了一种适用于高速小尺寸像素的列级ADC,该ADC采用单斜ADC(single-slope ADC,SS ADC)与逐次逼近ADC(successive-approximation ADC,SA ADC)相结合的方式在提高模数转换速度的同时减小了芯片面积.SS ADC实现5位粗量化,SA ADC实现5位细量化,SA ADC中5位分段电容DAC的桥接电容采用单位电容并利用区间交叠方式实现了误差校正.采用GSMC 0.18,μm 1P4M标准CMOS工艺对电路进行设计,仿真结果表明:所提出的列级ADC在167,kHz/s采样率和3.3,V电源电压下,有效位数9.81,每列功耗0.132,mW,速度比传统SS ADC提高了22倍. 展开更多

关键词 CMOS图像传感器

在线阅读 下载PDF 职称材料

面向亿级CMOS图像传感器的高速全并行两步式ADC设计方法 被引量：7

5

作者 郭仲杰 许睿明 +3 位作者 程新齐 余宁梅 苏昌勖 李晨 《电子学报》 EI CAS CSCD 北大核心 2023年第8期2067-2075,共9页

针对传统单斜式模数转换器(Analogue-to-Digital Conversion,ADC)和串行两步式ADC在面向大面阵CMOS图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行两步式ADC设计方法,该ADC设计方法基于时间共享和... 针对传统单斜式模数转换器(Analogue-to-Digital Conversion,ADC)和串行两步式ADC在面向大面阵CMOS图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行两步式ADC设计方法,该ADC设计方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时针对两步式结构在采样过程中的电荷注入和时钟馈通问题,提出了一种基于误差同步存储技术的误差校正方法,消除了采样电路非理想因素对ADC性能的影响.本文基于55 nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压为3.3 V,数字电压为1.2 V,时钟频率为250 MHz,输入信号为1.472 V的设计条件下,本文设计实现的13 bit ADC转换时间为512 ns,DNL(Differential NonLinearity)为+0.8/-0.8LSB,INL(Integral NonLinearity)为+2.1/-3.5LSB.信噪失真比(Signal to Noise and Distortion Ratio,SNDR)达到70 dB,有效位数为11.33 bit,列级功耗为47μW.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,使ADC转换速率提高了74.4%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑. 展开更多

关键词 CMOS图像传感器 列并行adc 单斜式adc 两步式 全并行

在线阅读 下载PDF 职称材料

基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法 被引量：5

6

作者 郭仲杰 苏昌勖 +3 位作者 许睿明 程新齐 余宁梅 李晨 《电子学报》 EI CAS CSCD 北大核心 2024年第2期486-499,共14页

针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方... 针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方法.该方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时采用插入式时间差值TDC(Time-to-Digital Converter),实现了全局低频时钟下的快速转换机制.本文基于55-nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压3.3 V,数字电压1.2 V,时钟频率250 MHz,输入电压1.2~2.7 V的情况下,将行时间压缩至825 ns,ADC的微分非线性和积分非线性分别为+0.6/-0.6LSB和+1.6/-1.2LSB,信噪失真比(Signal-to-Noise-and-DistortionRatio,SNDR)为68.271 dB,有效位数(Effective Numbers Of Bits,ENOB)达到11.0489 bit,列不一致性低于0.05%.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,ADC转换速率提高了87.1%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑. 展开更多

关键词 CMOS图像传感器 列并行adc 单斜式adc 两步式 全并行 时间数字转换器

在线阅读 下载PDF 职称材料

用于高速CIS的12-bit紧凑型多列共享并行pipeline-SAR ADC（英文） 被引量：2

7

作者 郭志强 刘力源 吴南健 《红外与激光工程》 EI CSCD 北大核心 2018年第5期187-196,共10页

设计了一款用于高速CMOS图像传感器的多列共享列并行流水线逐次逼近模数转换器。八列像素共享一路pipeline-SAR ADC,从而使得ADC的版图不再局限于二列像素的宽度,可以在16列像素宽度内实现。该模数转换器采用了异步控制逻辑电路来提高... 设计了一款用于高速CMOS图像传感器的多列共享列并行流水线逐次逼近模数转换器。八列像素共享一路pipeline-SAR ADC,从而使得ADC的版图不再局限于二列像素的宽度,可以在16列像素宽度内实现。该模数转换器采用了异步控制逻辑电路来提高转换速度。半增益数模混合单元电路被用于对第一级子ADC的余差信号放大,同时被用于降低对增益数模混合单元电路中运放性能的要求。相关电平位移技术也被用于对余差信号进行更精确的放大。整个pipeline-SAR ADC第一级子ADC精度为6-bit,第二级子ADC为7-bit,两级之间存在1-bit冗余校准,最终实现12-bit精度。输入信号满幅电压为1 V。该8列共享并行处理的pipeline-SAR ADC在0.18μm 1P4M工艺下制造实现,芯片面积为0.204 mm^2。仿真结果显示,在采样频率为8.33 Msps,输入信号频率为229.7 kHz时,该ADC的信噪失真比为72.6 d B;在采样频率为8.33 Msps,输入信号频率为4.16 MHz时,该ADC的信噪失真比为71.7 dB。该pipelineSAR ADC的电源电压为1.8 V,功耗为4.95 mW,功耗品质因子(FoM)为172.5 fJ/conversion-step。由于像素尺寸只有7.5μm,工艺只有四层金属,因此这款12-bit多列共享列并行流水线逐次逼近模数转换器非常适用于高速CMOS图像传感器系统。 展开更多

关键词 高速CMOS图像传感器 多列共享列并行 pipeline-SAR AD

原文传递

一种基于高精度列级ADC的读出电路设计实现 被引量：1

8

作者 李敬国 丁熠 王京飞 《激光与红外》 CAS CSCD 北大核心 2024年第11期1725-1729,共5页

本文介绍了一种基于列级ADC的读出电路设计实现。该读出电路阵列规格为640×512,间距为15μm,列级数字化ADC结构采用三阶增量式Sigma-DeltaADC结构,其量化分辨率为16位,读出电路最大帧频为240Hz,最大功耗250mW,输出方式采用LVDS方式。

关键词 读出电路 列级adc ΔΣadc

在线阅读 下载PDF 职称材料

一种用于列并行ADC的改进型栅压自举开关 被引量：1

9

作者 张鹤玖 余宁梅 吕楠 《固体电子学研究与进展》 CAS 北大核心 2019年第3期214-219,234,共7页

CMOS图像传感器中列并行模数转换器(ADC)的面积受到严格限制,ADC采样保持电路中的栅压自举开关也必须满足每列的面积要求。在传统单电容型栅压自举开关的基础上,利用源极跟随器在降低开关导通电阻的同时提高了电路的可靠性;通过体效应... CMOS图像传感器中列并行模数转换器(ADC)的面积受到严格限制,ADC采样保持电路中的栅压自举开关也必须满足每列的面积要求。在传统单电容型栅压自举开关的基础上,利用源极跟随器在降低开关导通电阻的同时提高了电路的可靠性;通过体效应补偿电路降低输入变化对导通电阻的影响;同时,在列共用偏置电路上增加控制开关,减少不必要的功耗。提出的电路使用UMC 0.11μm CMOS工艺实现,电源电压为3.3V,仿真结果表明开关导通电阻降低了约28.6%,输入范围内电阻变化率小于1.2%,有效位数提高了1bit,而面积只增加了15%。流片后测试结果显示,以20MS/s的采样频率对1.97MHz的输入进行采样,测得信噪比(SNR)、无杂散动态范围(SFDR)和有效位数(ENOB)分别为85.8dB、71.1dB和11.5bit。 展开更多

关键词 列并行模数转换器 栅压自举开关 导通电阻 体效应补偿

原文传递

基于SAR-SS架构的图像传感器专用高速列级ADC设计 被引量：2

10

作者 刘宇帆 刘炯晗 +3 位作者 程禹 曲杨 钟国强 常玉春 《半导体光电》 CAS 北大核心 2022年第6期1119-1123,共5页

针对图像传感器中传统列级模数转换器(ADC)难以实现高帧频的问题,提出了一种由逐次逼近寄存器型(SAR)ADC和单斜坡型(SS)ADC组成的混合型高速列级ADC,使转换周期相较于传统的SS ADC缩短约97%;利用SAR ADC的电容实现像素的相关双采样(CDS)... 针对图像传感器中传统列级模数转换器(ADC)难以实现高帧频的问题,提出了一种由逐次逼近寄存器型(SAR)ADC和单斜坡型(SS)ADC组成的混合型高速列级ADC,使转换周期相较于传统的SS ADC缩短约97%;利用SAR ADC的电容实现像素的相关双采样(CDS),在模拟域做差,使CDS的量化时间缩短至一个转换周期,进一步提高了ADC的量化速度;为了保证列级ADC的线性度,提出了一种1 bit冗余算法,可实现+0.13/-0.12 LSB的微分非线性和+0.18/-0.93 LSB的积分非线性。基于180 nm CMOS工艺的仿真结果表明,该列级ADC在50 MHz时钟下,转换周期仅为1μs,无杂散动态范围为73.50 dB,信噪失真比为66.65 dB,有效位数为10.78 bit。 展开更多

关键词 图像传感器 高速列级adc 逐次逼近寄存器adc 单斜坡adc 混合型adc 相关双采样

原文传递

面向高帧率CMOS图像传感器的12位列级全差分SAR/SS ADC设计

11

作者 牛志强 陈志坤 +4 位作者 胡子阳 王刚 刘剑 吴南健 冯鹏 《集成电路与嵌入式系统》 2024年第5期48-54,共7页

针对高帧率CMOS图像传感器的应用需求,提出一种结合逐次逼近型(Successive Approximation Register,SAR)和单斜坡(Single Slope,SS)结构的混合型模拟数字转换器(Analog to Digital Converter,ADC)。该ADC的分辨率为12位,其中SAR ADC实现... 针对高帧率CMOS图像传感器的应用需求,提出一种结合逐次逼近型(Successive Approximation Register,SAR)和单斜坡(Single Slope,SS)结构的混合型模拟数字转换器(Analog to Digital Converter,ADC)。该ADC的分辨率为12位,其中SAR ADC实现高6位量化,SS ADC实现低6位量化。该ADC采用了全差分结构消除采样开关的固定失调并减少非线性误差,同时在SAR ADC中采用了异步逻辑电路进一步缩短转换周期。采用110 nm 1P4M CMOS工艺对该电路进行了设计和版图实现,后仿真结果表明,在20 MHz的时钟下,转换周期仅为3.3μs,无杂散动态范围为77.12 dB,信噪失真比为67.38 dB,有效位数为10.90位。 展开更多

关键词 高帧率CMOS图像传感器 混合型列adc 单斜adc 逐次逼近型adc 电流舵DAC

在线阅读 下载PDF 职称材料

一种用于CIS列级ADC的片上抗PVT变化高精度自适应斜坡发生器

12

作者 刘天予 曲杨 +1 位作者 曹伉 常玉春 《半导体光电》 CAS 北大核心 2024年第4期542-548,共7页

传统的片上全局斜坡发生器电路容易受工艺、电压和温度(PVT)的影响,导致斜坡信号易失真、线性度差;由于寄生电容的影响,片外校准的难度较大。提出了一种可以抗PVT变化,实现自适应校准斜率的斜坡发生器,采用逐次逼近算法细调和定步长搜... 传统的片上全局斜坡发生器电路容易受工艺、电压和温度(PVT)的影响,导致斜坡信号易失真、线性度差;由于寄生电容的影响,片外校准的难度较大。提出了一种可以抗PVT变化,实现自适应校准斜率的斜坡发生器,采用逐次逼近算法细调和定步长搜索法微调相结合的方式,实现对斜坡的两点校正。斜坡校准电路包括电阻型DAC、电流型DAC、逻辑控制、动态比较器等模块。仿真结果表明,自适应斜坡发生器的平均校准周期约为1.143 ms,校准后斜坡微分非线性为+0.00207/-0.00115 LSB,积分非线性为+0.6755/-0.3887 LSB,在不同PVT条件下校准电压误差小于1.5 LSB,平均功耗仅为1.155 mW,与传统斜坡发生器相比具有精度高、功耗低的优点。 展开更多

关键词 图像传感器 高速列级模数转换器 斜坡发生器 逐次逼近算法 定步长搜索算法

原文传递

一种应用于大面阵CMOS图像传感器的斜坡发生器

13

作者 祝晓笑 吴治军 +1 位作者 翟江皞 张艺潇 《半导体光电》 北大核心 2025年第3期449-455,共7页

为满足大面阵CMOS图像传感器(CIS)的应用需求,提出一种斜率可调、可配合列并行ADC实现普通采样与相关双采样模式的斜坡发生器电路的实现方案。基于90 nm(1.2 V/2.8 V)1P5M CIS工艺,完成了电路设计、仿真验证及版图实现。测试结果表明,... 为满足大面阵CMOS图像传感器(CIS)的应用需求,提出一种斜率可调、可配合列并行ADC实现普通采样与相关双采样模式的斜坡发生器电路的实现方案。基于90 nm(1.2 V/2.8 V)1P5M CIS工艺,完成了电路设计、仿真验证及版图实现。测试结果表明,该斜坡发生电路结构简单、面积较小,斜坡幅度大于0.5 V,复位时间小于70 ns,微分非线性为+0.018 LSB/-0.012 LSB,积分非线性为+0.37 LSB/-0.013 LSB。在保证低功耗和小面积的同时,实现了高线性度和快速响应,满足超大面阵CIS的设计和工程应用需求。 展开更多

关键词 CMOS图像传感器 列级adc 相关双采样 斜坡发生器

原文传递

数字化中波红外焦平面探测器组件研究进展 被引量：10

14

作者 白丕绩 赵俊 +4 位作者 韩福忠 李立华 王博 姚立斌 李敏 《红外与激光工程》 EI CSCD 北大核心 2017年第1期15-22,共8页

介绍了美国、以色列、法国等西方发达国家在数字化中波红外焦平面探测器方面的研究现状及发展趋势。从数字读出电路(ROIC)角度出发,阐述了上述三个发达国家开发的列级ADC数字化中波红外焦平面探测器的最新研究成果。在SWaP概念牵引下,... 介绍了美国、以色列、法国等西方发达国家在数字化中波红外焦平面探测器方面的研究现状及发展趋势。从数字读出电路(ROIC)角度出发,阐述了上述三个发达国家开发的列级ADC数字化中波红外焦平面探测器的最新研究成果。在SWaP概念牵引下,以色列、法国都推出了小像元(中心距为10μm及以下)、高温工作、数字化输出的百万像素中波红外焦平面探测器组件。最后介绍了昆明物理研究所在数字化红外焦平面探测器组件研究方面取得的最新进展。昆明物理研究所突破列级ADC数字读出电路关键技术后,研制出一系列中心距(15μm、20μm、25μm)的640×512列级ADC数字化中波红外焦平面探测器组件,主要技术指标与国外同类数字化中波红外焦平面探测器组件相当。 展开更多

关键词 列级adc数字读出电路 中波焦平面 数字化制冷红外探测器组件

原文传递

高性能低噪声数字读出电路 被引量：10

15

作者 姚立斌 陈楠 《红外与激光工程》 EI CSCD 北大核心 2020年第1期75-84,共10页

红外焦平面的数字读出是信息化发展的必然方向,其关键技术是数字读出电路。介绍了数字读出电路的发展现状和主要架构,重点分析了时间噪声和空间噪声的来源和影响,并给出低噪声设计指导。同时对线性度、动态范围和帧频等主要性能进行了讨... 红外焦平面的数字读出是信息化发展的必然方向,其关键技术是数字读出电路。介绍了数字读出电路的发展现状和主要架构,重点分析了时间噪声和空间噪声的来源和影响,并给出低噪声设计指导。同时对线性度、动态范围和帧频等主要性能进行了讨论,设计了两款数字读出电路。采用列级ADC数字读出架构设计了640×512数字焦平面探测器读出电路,读出噪声测试结果为150μV,互连中波探测器测试NETD为13 m K。基于数字像元读出架构设计了384×288数字焦平面探测器读出电路,互连长波探测器测试NETD小于4 m K,动态范围超过90 dB,帧频达到1000 Hz。所设计的两款读出电路有效提升了红外焦平面的灵敏度、动态范围和帧频等性能,表明数字读出电路技术对红外探测器性能的提升具有重要作用。 展开更多

关键词 红外焦平面 数字读出电路 列级adc 数字像元 低噪声

原文传递

数字红外焦平面探测器(特邀) 被引量：2

16

作者 姚立斌 陈楠 +4 位作者 胡窦明 王英 毛文彪 钟昇佑 张济清 《红外与激光工程》 EI CSCD 北大核心 2022年第1期90-100,共11页

相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有很多技术优势,是红外焦平面探测器技术的重要发展方向。首先,介绍了数字红外焦平面探测器国内外的研发现状,从信号处理以及应用的角度分析了模拟红外焦平面探测器与数字红外焦... 相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有很多技术优势,是红外焦平面探测器技术的重要发展方向。首先,介绍了数字红外焦平面探测器国内外的研发现状,从信号处理以及应用的角度分析了模拟红外焦平面探测器与数字红外焦平面探测器的区别与特点;然后,又详细介绍了列级ADC数字读出集成电路以及数字像元读出集成电路的架构及具体电路模块,分析了数字读出集成电路的各模块电路及与性能的关系,并展望了数字读出集成电路的技术发展趋势。随着红外焦平面探测器向大面阵、小像元及高性能发展,对数字读出集成电路也提出更高的技术要求。通过读出集成电路架构以及模块电路的技术提升,列级ADC数字读出集成电路将普遍应用于大面阵、小像元红外焦平面探测器,而数字像元读出集成电路将普遍应用于长波红外焦平面探测器。 展开更多

关键词 数字红外焦平面探测器 数字读出集成电路 列级adc数字读出集成电路 数字像元读出集成电路

原文传递

基于CMOS图像传感器应用的斜坡发生器 被引量：1

17

作者 张生才 龚川 +1 位作者 姚素英 徐江涛 《哈尔滨工业大学学报》 EI CAS CSCD 北大核心 2008年第7期1148-1151,共4页

基于CMOS图像传感器应用,针对列并行的单斜模数转换器设计了一种内在精度高、分辨率可调的斜坡发生器IP核.在建立数学模型的基础上,通过改变参考电压实现分辨率在8bits与10bits之间可调.在3.3V电源电压、10MHz采样时钟下,平均功耗为2.28... 基于CMOS图像传感器应用,针对列并行的单斜模数转换器设计了一种内在精度高、分辨率可调的斜坡发生器IP核.在建立数学模型的基础上,通过改变参考电压实现分辨率在8bits与10bits之间可调.在3.3V电源电压、10MHz采样时钟下,平均功耗为2.288mw;8位分辨率时最大微分非线性和积分非线性分别为0.12LSB和0.32LSB;10位分辨率时微分非线性<0.38LSB,积分非线性<0.54LSB,满足百万像素阵列数据处理要求.整体CMOS图像传感器芯片采用Chartered 0.35 μm CMOS工艺实现,斜坡发生器所占有效面积仅为150×112μm2. 展开更多

关键词 CMOS图像传感器 斜坡发生器 内在精度 可调分辨率 列并行单斜模数转换器

在线阅读 下载PDF 职称材料

5T结构全局曝光CMOS图像传感器的研究与设计 被引量：2

18

作者 姚洪涛 李晓宁 田青青 《现代计算机》 2018年第21期75-79,共5页

阐述一种5T全局曝光像素结构的设计。通常的全局曝光CMOS图像传感器采用的是4T结构,该5T全局曝光像素结构在原有结构基础上增加一个曝光控制管,实现对曝光操作的控制,可以使曝光与积分值读出同步进行,提高图像传感器的工作效率,使其有... 阐述一种5T全局曝光像素结构的设计。通常的全局曝光CMOS图像传感器采用的是4T结构,该5T全局曝光像素结构在原有结构基础上增加一个曝光控制管,实现对曝光操作的控制,可以使曝光与积分值读出同步进行,提高图像传感器的工作效率,使其有更高的帧频,同时克服电子溢流等问题,使得其拥有更高的成像质量。 展开更多

关键词 CMOS图像传感器 全局曝光 5T像素结构 列级adc

在线阅读 下载PDF 职称材料

640×512数字化InGaAs探测器组件 被引量：5

19

作者 钟昇佑 陈楠 +3 位作者 范明国 张济清 朱琴 姚立斌 《红外与激光工程》 EI CSCD 北大核心 2020年第7期61-68,共8页

数字化InGaAs探测器是短波红外探测器技术发展的一个重要方向,它不仅可以提升系统的集成度,还可以提升成像系统的各项技术指标。通过将模拟-数字转换器(ADC)集成到读出电路中实现数字化读出电路是数字化InGaAs探测器的技术核心。文中介... 数字化InGaAs探测器是短波红外探测器技术发展的一个重要方向,它不仅可以提升系统的集成度,还可以提升成像系统的各项技术指标。通过将模拟-数字转换器(ADC)集成到读出电路中实现数字化读出电路是数字化InGaAs探测器的技术核心。文中介绍了640×512数字化读出电路的设计与实现,并与InGaAs探测器通过铟柱进行倒装互联形成了数字化InGaAs探测器组件。通过对探测器组件的测试得到读出噪声为230μV,峰值量子效率为65%,在300 K温度下探测率为1.2×10^12 cmHz1/2/W,在60 Hz帧频下功耗为94 mW。测试结果表明,数字化InGaAs探测器组件具有低读出噪声,高线性度,高传输带宽,高抗干扰性等特点。 展开更多

关键词 INGAAS探测器 数字化读出电路 列级adc 数字化探测器组件

原文传递

1280×1024,10μm数字红外焦平面读出电路设计(特邀) 被引量：5

20

作者 钟昇佑 姚立斌 +1 位作者 范明国 李正芬 《红外与激光工程》 EI CSCD 北大核心 2022年第4期1-8,共8页

焦平面红外探测器的数字读出是其发展的一个重要方向,相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有诸多优势。数字红外焦平面探测器的核心在于数字读出电路。文中详细介绍了1280×1024,10μm数字焦平面读出电路的设计... 焦平面红外探测器的数字读出是其发展的一个重要方向,相比传统的模拟红外焦平面探测器,数字红外焦平面探测器具有诸多优势。数字红外焦平面探测器的核心在于数字读出电路。文中详细介绍了1280×1024,10μm数字焦平面读出电路的设计和实现。通过对读出电路的测试得到其噪声为157μV,在50 Hz帧频下功耗为165 mW,列级固定图案噪声为0.1%。所设计的数字读出电路与短波红外探测器成功实现了倒装焊互连并完成了成像,所成图像清晰、细节丰富。测试结果和探测器成像效果表明,所设计的数字读出电路具有低噪声、高传输带宽、高抗干扰性等特点,有助于提升红外焦平面探测器的各项性能。 展开更多

关键词 红外焦平面探测器 数字读出电路 大面阵 小像元 列级adc

原文传递