期刊文献+
共找到121篇文章
< 1 2 7 >
每页显示 20 50 100
A NOVEL LOW DISTORTION HIGH LINEARITY CMOS BOOTSTRAPPED SWITCH 被引量:1
1
作者 Zhang Zhang Song Mingxin +1 位作者 Wu Chubin Xie Guangjun 《Journal of Electronics(China)》 2014年第5期406-410,共5页
This paper proposes a novel low distortion high linearity CMOS bootstrapped switch, and the proposed switch can alleviate the nonlinear distortion of the on-resistance by eliminating first order signal-dependent varia... This paper proposes a novel low distortion high linearity CMOS bootstrapped switch, and the proposed switch can alleviate the nonlinear distortion of the on-resistance by eliminating first order signal-dependent variation of the overdrive voltage. Based on a 0.18 mm standard CMOS process, the simulation results show that at 100 MHz sampling clock frequency and 49 MHz input signal with 2Vpp, the proposed switch in differential mode has a Spurious-Free Dynamic Range(SFDR) of 90.1 dB. 展开更多
关键词 bootstrapped switch Threshold voltage Nonlinear distortion
在线阅读 下载PDF
一种8位125 MSPS的低功耗流水线模数转换器
2
作者 陈兴国 张翼 +1 位作者 张明 刘海涛 《固体电子学研究与进展》 2025年第4期52-56,共5页
基于0.18μm CMOS工艺设计了一种8位125MSPS的流水线模数转换器(Analog-to-digital converter,ADC)。该电路采用采样保持电路作为ADC前端采样网络,使用改良后的栅压自举开关来提高输入采样线性度。ADC测试结果表明:在3 V电压下,采样率为... 基于0.18μm CMOS工艺设计了一种8位125MSPS的流水线模数转换器(Analog-to-digital converter,ADC)。该电路采用采样保持电路作为ADC前端采样网络,使用改良后的栅压自举开关来提高输入采样线性度。ADC测试结果表明:在3 V电压下,采样率为125 MSPS,输入信号频率为41 MHz时,信噪比为48.71 dB,信噪失真比为48.51 dB,无杂散动态范围为63.09 dBc,功耗为80 mW。 展开更多
关键词 流水线模数转换器 采样保持前端 栅压自举开关
原文传递
基于低功耗电容开关时序的12位SAR ADC设计
3
作者 佟吉祥 申人升 +1 位作者 汪家奇 徐宁 《微处理机》 2025年第3期33-38,共6页
逐次逼近型模数转换器(SAR ADC)的功耗主要来源于三个模块:DAC、比较器和SAR逻辑。其中,DAC电容阵列在充放电过程中消耗的能量是影响SAR ADC整体功耗的重要因素,因此,设计低功耗电容开关时序显得尤为关键。传统VCM-based电容开关时序由... 逐次逼近型模数转换器(SAR ADC)的功耗主要来源于三个模块:DAC、比较器和SAR逻辑。其中,DAC电容阵列在充放电过程中消耗的能量是影响SAR ADC整体功耗的重要因素,因此,设计低功耗电容开关时序显得尤为关键。传统VCM-based电容开关时序由于工作原理和实现方式相对简单,在SAR ADC电容切换方案的设计中被广泛采用,但这种时序当比较器前后比较结果相反时,开关切换的功耗会显著上升。针对这一问题,本文提出了一种分段式电容拆分VCM-based电容开关时序,能够有效降低电容开关功耗,并且基于65nm LP CMOS工艺设计了一款12 bit 10MS/s的低功耗SAR ADC。 展开更多
关键词 逐次逼近型模数转换器 电容开关时序 分段电容结构 电容拆分技术 栅压自举开关
在线阅读 下载PDF
集成双输入缓冲前端的4 GS/s 13位TI-Pipelined-SAR ADC
4
作者 陈浩然 俞军 《电子科技大学学报》 北大核心 2025年第4期488-493,共6页
随着转换速率的提升,采样前端逐渐成为限制高速高精度模数转换器(ADC)性能的瓶颈。该文基于16 nm FinFET工艺设计了一款集成双输入缓冲前端的4 GS/s 13位时间交织-流水线逐次逼近型(TI-Pipelined-SAR)ADC。为降低多通道开关之间的串扰... 随着转换速率的提升,采样前端逐渐成为限制高速高精度模数转换器(ADC)性能的瓶颈。该文基于16 nm FinFET工艺设计了一款集成双输入缓冲前端的4 GS/s 13位时间交织-流水线逐次逼近型(TI-Pipelined-SAR)ADC。为降低多通道开关之间的串扰和通道内的回踢,提出了一种双输入缓冲前端结构;并采用通道间校准算法修正该结构引入的额外直流失调和增益失配。为提升采样速率,还提出了一种全CMOS快速导通的栅压自举采样电路。测试结果表明,该ADC在500 MHz输入信号频率下,实现了74.1 dBc的无杂散动态范围,信噪失真比达到了59.6 dB。 展开更多
关键词 模数转换器 输入缓冲前端 校准算法 栅压自举采样电路
在线阅读 下载PDF
FINAL全同态加密方案的自举优化技术
5
作者 赵秀凤 吴蒙 宋巍涛 《电子与信息学报》 北大核心 2025年第7期2183-2193,共11页
自举是实现全同态加密的有效方法,同时也是影响全同态加密效率的关键环节。FINAL方案是2022年亚密会提出的全同态密码方案,比TFHE方案自举速度快28%,可以进行高效的同态布尔运算。自举主要包括盲旋转算法和密钥转换算法。针对盲旋转算法... 自举是实现全同态加密的有效方法,同时也是影响全同态加密效率的关键环节。FINAL方案是2022年亚密会提出的全同态密码方案,比TFHE方案自举速度快28%,可以进行高效的同态布尔运算。自举主要包括盲旋转算法和密钥转换算法。针对盲旋转算法,该文提出累加器压缩方法,即对基于容错学习(LWE)的加密方案的密钥生成引入块二进制分布,利用块二进制密钥特性,使得密钥的每个分块只需进行1次外积运算,减少盲旋转算法所需的外积数量。针对密钥转换算法,给出了密钥复用技术,即在生成NGS密钥时复用LWE密钥且复用部分不参与密钥转换的密钥生成,减小了密钥转换密钥规模,进而减少密钥转换算法运算次数,提高了密钥转换算法的效率。分析表明,在安全性相当的情况下,优化的FINAL方案自举所需要执行的外积数量和快速傅里叶变换的数量分别由610和3940减少到305和1970,数量上优化50%。密钥转换密钥规模由11264减少到4554,密钥转换中标量乘法以及标量加法的运算次数大约由13.8×10^(6)减少到5.6×10^(6),密钥转换的密钥规模和计算开销均优化约60%。 展开更多
关键词 全同态加密 FINAL 自举 盲旋转 密钥转换
在线阅读 下载PDF
一种用于时间交织ADC的低时间失配采样方法
6
作者 燕翔 秦克凡 +1 位作者 杨尚争 胡伟波 《电子技术应用》 2025年第2期36-40,共5页
为了应对时间交织型模数转换器中时间失配导致的性能下降问题,提出了一种高效的分层串联采样方法。该采样方法的思路是将与采样精度相关的时钟源集总在主采样开关位置,缓解由于多路子采样开关控制时钟存在时间失配导致采样精度下降的问... 为了应对时间交织型模数转换器中时间失配导致的性能下降问题,提出了一种高效的分层串联采样方法。该采样方法的思路是将与采样精度相关的时钟源集总在主采样开关位置,缓解由于多路子采样开关控制时钟存在时间失配导致采样精度下降的问题。此外,还设计了一种高速自举式采样开关,具有开启速度快、线性度高的特点。该采样方法基于22 nm CMOS工艺搭建电路并进行后仿真验证。仿真结果表明该采样方法对时间失配不敏感,在0.9 V电源电压,输入信号频率为2 GHz下,采样网络的信号噪声失真比(SNDR)达到72 dB。 展开更多
关键词 时间交织模数转换器 失配误差 栅压自举开关
在线阅读 下载PDF
用于GEM-TPC探测器读出芯片的10 bit20 MSPS SAR ADC设计
7
作者 孙志坤 千奕 +6 位作者 杨鸣宇 佘乾顺 赵红赟 蒲天磊 陆伟建 刘政强 张家瑞 《电子科技大学学报》 EI CAS CSCD 北大核心 2024年第4期481-486,共6页
随着大面积气体电子倍增器——时间投影室探测器的不断发展,其对读出电子学的密度和集成度要求越来越高。基于180 nm的CMOS工艺设计完成了一款10 bit、20 MSPS的逐次逼近寄存器型模数转换器原型芯片。利用该芯片结合模拟前端模块和数字... 随着大面积气体电子倍增器——时间投影室探测器的不断发展,其对读出电子学的密度和集成度要求越来越高。基于180 nm的CMOS工艺设计完成了一款10 bit、20 MSPS的逐次逼近寄存器型模数转换器原型芯片。利用该芯片结合模拟前端模块和数字信号处理器,可实现全数字化的前端读出专用集成电路用于GEM-TPC的读出。该ADC主要由DAC模块、动态比较器模块、异步时钟生成模块和SAR逻辑模块构成。仿真结果表明,输入信号频率为1.836 MHz时,ENOB为8.61 bit,内核功耗约为3.3 mW/Ch。 展开更多
关键词 GEM-TPC ASIC SAR ADC 自举开关 动态比较器 异步SAR逻辑
在线阅读 下载PDF
一种用于常开型智能视觉感算系统的极速高精度模拟减法器
8
作者 刘博 王想军 +5 位作者 麦麦提·那扎买提 郑辞晏 向菲 魏琦 杨兴华 乔飞 《电子与信息学报》 EI CAS CSCD 北大核心 2024年第9期3807-3817,共11页
常开型智能视觉感算系统对图像边缘特征提取的精度和实时性要求更高,其硬件能耗也随之暴增。采用模拟减法器代替传统数字处理在模拟域同步实现感知和边缘特征提取,可有效降低感存算一体系统的整体能耗,但与此同时,突破10^(–7)s数量级... 常开型智能视觉感算系统对图像边缘特征提取的精度和实时性要求更高,其硬件能耗也随之暴增。采用模拟减法器代替传统数字处理在模拟域同步实现感知和边缘特征提取,可有效降低感存算一体系统的整体能耗,但与此同时,突破10^(–7)s数量级的长计算时间也成为了模拟减法器设计的瓶颈。该文提出一种新型的模拟减法运算电路结构,由模拟域的信号采样和减法运算两个功能电路组成。信号采样电路进一步由经改进的自举采样开关和采样电容组成;减法运算则由所提出的一种新型开关电容式模拟减法电路执行,可在2次采样时间内实现3次减法运算的高速并行处理。基于TSMC 180 nm/1.8 V CMOS工艺,完成整体模拟减法运算电路的设计。仿真实验结果表明,该减法器能够实现在模拟域中信号采样与计算的同步并行处理,一次并行处理的周期仅为20 ns,具备高速计算能力;减法器的计算取值范围宽至–900~900 mV,相对误差小于1.65%,最低仅为0.1%左右,处理精度高;电路能耗为25~27.8 pJ,处于中等可接受水平。综上,所提模拟减法器具备良好的速度、精度和能耗的性能平衡,可有效适用于高性能常开型智能视觉感知系统。 展开更多
关键词 模拟减法器 自举采样开关 电荷守恒定律 极速 高精度
在线阅读 下载PDF
12位100MS/s ADC中采样/保持电路的分析与设计 被引量:6
9
作者 张凯 周贵贤 +2 位作者 刘烨 陈贵灿 程军 《微电子学与计算机》 CSCD 北大核心 2007年第11期8-13,共6页
设计了一种高性能的采样保持(S/H)电路,在1.8V的电源电压下,其性能满足12位精度、100MS/s转换速率的ADC的要求。设计中采用了一种新型的自举采样开关,提高了S/H电路的可靠性和线性度;对于高增益大带宽的运算跨导放大器OTA的带宽设计,在... 设计了一种高性能的采样保持(S/H)电路,在1.8V的电源电压下,其性能满足12位精度、100MS/s转换速率的ADC的要求。设计中采用了一种新型的自举采样开关,提高了S/H电路的可靠性和线性度;对于高增益大带宽的运算跨导放大器OTA的带宽设计,在分析了主运放和辅助运放在带宽和相位裕度等方面的关系的基础上,提出了新的设计方法。仿真结果表明:S/H电路的差动输出摆幅达到了2V;对于输入为49MHz的正弦波,测得其信号噪声失真比达到了82dB,满足12位ADC的要求;整个电路的功耗约为20mW。 展开更多
关键词 采样/保持电路 自举开关 增益提高技术
在线阅读 下载PDF
一种高速高精度采样/保持电路 被引量:7
10
作者 杨斌 殷秀梅 杨华中 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2007年第10期1642-1646,共5页
介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样保持电... 介绍了一种用于12bit,100MS/s流水线模数转换器前端的采样/保持电路的设计.该电路在3V电源电压100MHz采样频率时,输入直到奈奎斯特频率仍能够达到108dB的无杂散动态范围(SFDR)和77dB的信躁比(SNR).论文建立了考虑开关之后的采样保持电路的分析模型,并详细研究了电路中开关组合对电路性能的影响,同时发现了传统的栅源自举开关(bootstrapped switch)中存在的漏电现象并对其进行了改进,极大地减小了漏电并提高了电路的线性性能. 展开更多
关键词 采样/保持电路 自举开关 增益自举放大器
在线阅读 下载PDF
12位50 MHz流水线ADC采样保持电路实现 被引量:6
11
作者 戴澜 姜岩峰 刘文楷 《微电子学》 CAS CSCD 北大核心 2010年第4期503-505,共3页
对采样保持电路进行研究,对增益提高的运算放大器进行2阶系统模拟,得到最佳设计参数;提出一种栅压自举开关电路结构;设计了一个用于12位50 MHz流水线A/D转换器的采样保持电路。采用SMIC 0.35 μm混合CMOS工艺,对整个A/D转换器进行实现... 对采样保持电路进行研究,对增益提高的运算放大器进行2阶系统模拟,得到最佳设计参数;提出一种栅压自举开关电路结构;设计了一个用于12位50 MHz流水线A/D转换器的采样保持电路。采用SMIC 0.35 μm混合CMOS工艺,对整个A/D转换器进行实现。测试结果表明,采样保持电路完全满足设计要求。 展开更多
关键词 A/D转换器 采样保持电路 增益提高运算放大器 自举开关
原文传递
新型CMOS采样/保持电路的设计研究 被引量:4
12
作者 朱樟明 杨银堂 柴常春 《微电子学》 CAS CSCD 北大核心 2004年第3期298-301,共4页
 讨论了目前各种先进的采样/保持电路结构,基于底极板(BottomPlate)采样技术和引导开关技术,设计了一种新型的全差分开关电容双采样保持放大器,有效地消除了电荷注入和时钟馈通效应,并保证了较高的单位增益频率、采样速率和信号建立时...  讨论了目前各种先进的采样/保持电路结构,基于底极板(BottomPlate)采样技术和引导开关技术,设计了一种新型的全差分开关电容双采样保持放大器,有效地消除了电荷注入和时钟馈通效应,并保证了较高的单位增益频率、采样速率和信号建立时间。电路设计基于TSMC0.35μmCMOS工艺Bsim3模型,并采用Hspice工具对设计进行了仿真验证。 展开更多
关键词 模拟/数字转换器 采样保持电路 全差分 引导开关技术 采样速率
在线阅读 下载PDF
一种逐次逼近寄存器型模数转换器 被引量:5
13
作者 石蓝 居水荣 +1 位作者 丁瑞雪 朱樟明 《半导体技术》 CAS 北大核心 2020年第12期916-923,共8页
设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保... 设计了一种逐次逼近寄存器型模数转换器(SAR ADC)。提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保采样保持电路性能的同时提高了其可靠性;提出了一种新颖的正反馈结构的动态逻辑单元,并应用在逐次逼近逻辑电路中,在降低功耗的同时消除了误码问题;改进了共模电平产生电路结构,提高了共模电平的产生速度和稳定性。电路采用0.18μm DB S-BCD工艺设计实现,芯片面积约为360μm×560μm,10 bit分辨率模式下的功耗和信噪失真比(SNRD)分别为21.1μW和58.64 dB。 展开更多
关键词 模数转换器(ADC) 逐次逼近寄存器(SAR) 比较器 自举开关 动态逻辑单元 共模电平
原文传递
一种CMOS高速采样/保持放大器 被引量:4
14
作者 薛亮 沈延钊 张向民 《微电子学》 CAS CSCD 北大核心 2004年第3期310-313,共4页
 文章分析了采样/保持电路的基本原理,设计了一种CMOS高速采样/保持放大器,采样频率可达到50MHz,并用TSMC的0.35μm标准CMOS工艺库模拟了整体电路和分块电路的性能。
关键词 CMOS 采样/保持电路 运算放大器 模拟/数字转换器 自举开关
在线阅读 下载PDF
基于共源共栅反相器的极低功耗Sigma-Delta调制器设计 被引量:2
15
作者 陈铖颖 陈黎明 +1 位作者 黄新栋 张宏怡 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2018年第6期1068-1072,1080,共6页
为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14bit/500Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Si... 为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14bit/500Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Sigma-Delta调制器的跨导放大器(DTA),有效降低了电路功耗.电路采用SMIC 0.13μm 1P8M混合信号工艺实现,测试结果表明,在供电电压为0.6V、时钟频率为256kHz、信号带宽为500 Hz内,Sigma-Delta调制器输出信号最大信噪失真比为69.7dB,有效精度为11.3bit,功耗仅为5.07μW. 展开更多
关键词 低功耗 共源共栅反相器 栅压自举开关 SIGMA-DELTA调制器
在线阅读 下载PDF
10bit 20MS/s流水线模数转换器设计 被引量:2
16
作者 卫宝跃 周玉梅 +2 位作者 范军 胡晓宇 陈利杰 《固体电子学研究与进展》 CAS CSCD 北大核心 2010年第1期114-118,共5页
设计了一个20MHz采样率,10bit精度流水线模数转换器。采用新颖的栅压自举开关,使电路在输入信号频率很高时仍具有良好的动态性能;用MATLAB仿真增益增强型运算放大器在不同反馈因子下闭环零、极点特性,提出了使大信号建立时间最短的主运... 设计了一个20MHz采样率,10bit精度流水线模数转换器。采用新颖的栅压自举开关,使电路在输入信号频率很高时仍具有良好的动态性能;用MATLAB仿真增益增强型运算放大器在不同反馈因子下闭环零、极点特性,提出了使大信号建立时间最短的主运放、辅助运放单位增益带宽和相位裕度范围。采用SMIC0.35μm2P4M工艺流片验证,20MHz采样率,2.1MHz输入信号下,SFDR=73dBc,ENOB=9.18bit。 展开更多
关键词 模数转换器 自举开关 增益增强型运算放大器 极点分析
在线阅读 下载PDF
低电压低功耗带通Sigma Delta调制器的设计 被引量:3
17
作者 程剑平 朱卓娅 魏同立 《电子学报》 EI CAS CSCD 北大核心 2005年第11期2051-2055,共5页
本文设计了一种符合双标准接收机要求的一位四阶带通调制器.为了实现低电压低功耗设计的要求,改进了调制器结构,并进行了从系统到电路模块的优化.采用0.35μm CMOS工艺,Hspice和Matlab联合模拟表明:在2V电源电压下,调制器在GSM和WCDMA... 本文设计了一种符合双标准接收机要求的一位四阶带通调制器.为了实现低电压低功耗设计的要求,改进了调制器结构,并进行了从系统到电路模块的优化.采用0.35μm CMOS工艺,Hspice和Matlab联合模拟表明:在2V电源电压下,调制器在GSM和WCDMA系统中的DR分别为86dB和36dB,而功耗仅为10.5mW和12mW. 展开更多
关键词 带通∑Δ调制 低功耗 低电压运放 自举开关
在线阅读 下载PDF
低功耗高线性度音频Sigma-Delta调制器 被引量:2
18
作者 郭清 马绍宇 +1 位作者 黄小伟 韩雁 《浙江大学学报(工学版)》 EI CAS CSCD 北大核心 2009年第2期266-270,共5页
介绍了一种应用于数字音频模数转换器的低功耗、高线性度的Sigma-Delta调制器.采用新型低失真二阶调制器作为级联调制器第一级,降低了系统对于运算放大器非线性的敏感度;采用自举采样开关实现了输入采样信号的高线性度;采用新颖的AB类... 介绍了一种应用于数字音频模数转换器的低功耗、高线性度的Sigma-Delta调制器.采用新型低失真二阶调制器作为级联调制器第一级,降低了系统对于运算放大器非线性的敏感度;采用自举采样开关实现了输入采样信号的高线性度;采用新颖的AB类输出跨导放大器实现积分器电路,使电路功耗比经典折叠共源共栅放大器降低一倍以上.该调制器在中芯国际0.18μm标准CMOS工艺的各种工艺角和温度情况下,信噪失真比(SNDR)和动态范围(DR)分别达到111.8 dB和115 dB.在3 V电源电压下,整个调制器的功耗仅为2.6 mW,符合手持设备对低功耗音频编解码电路的设计要求. 展开更多
关键词 Sigma—Delta调制器 低功耗 模数转换器 自举开关
在线阅读 下载PDF
一种高性能14位采样保持电路 被引量:2
19
作者 陈俊龙 黄继伟 +3 位作者 胡炜 吴嘉士 张荣晶 张千文 《微电子学》 CAS CSCD 北大核心 2015年第5期564-567,572,共5页
设计了一种应用于流水线型模数转换器的14位100MHz采样保持电路,并在电路设计中,提出了一种改进型的栅压自举采样开关电路。在不增加电路复杂性的情况下,栅压自举采样开关电路可以有效地增加采样开关管的开启时间和关断时间,以及电路的... 设计了一种应用于流水线型模数转换器的14位100MHz采样保持电路,并在电路设计中,提出了一种改进型的栅压自举采样开关电路。在不增加电路复杂性的情况下,栅压自举采样开关电路可以有效地增加采样开关管的开启时间和关断时间,以及电路的可靠性。采样保持电路采用电容翻转式结构,以及采用增益提高的全差分折叠式共源共栅跨导放大器来实现。采用SMIC1.8V/3.3V0.18μm 1P6M CMOS工艺对电路进行设计与仿真。仿真结果显示,在10.009765MHz输入信号,100 MHz工作频率下,输出信号的无杂散动态范围(SFDR)为95.9dB,与传统自举开关相比,提高了16.3dB。 展开更多
关键词 采样保持电路 栅压自举开关 增益自举 高线性
原文传递
一种新型高线性度CMOS自举采样开关 被引量:2
20
作者 张跃龙 李儒章 冯树 《微电子学》 CAS CSCD 北大核心 2011年第6期799-802,809,共5页
分析了采样开关中非线性的来源,以及传统自举采样开关的弊端,提出了一种新型高线性度CMOS自举采样开关电路结构。相比传统自举采样开关,新型电路可以将阈值电压随输入信号变化引入的非线性减至最小。采用0.18μm标准CMOS工艺,在Cadence ... 分析了采样开关中非线性的来源,以及传统自举采样开关的弊端,提出了一种新型高线性度CMOS自举采样开关电路结构。相比传统自举采样开关,新型电路可以将阈值电压随输入信号变化引入的非线性减至最小。采用0.18μm标准CMOS工艺,在Cadence Spectre环境下仿真。结果显示,当输入频率为15MHz、峰峰值为0.84V的正弦波,且采样时钟频率为30MHz时,采样开关的无杂散动态范围达到93dB,较之传统自举采样开关提高了近20dB。 展开更多
关键词 CMOS 自举采样开关 非线性 无杂散动态范围
原文传递
上一页 1 2 7 下一页 到第
使用帮助 返回顶部