期刊导航
期刊开放获取
vip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
1
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式:
文摘
详细
列表
相关度排序
被引量排序
时效性排序
基于bit-map算法的DMA数据流仲裁器设计
1
作者
朱亚琦
侯晓娟
《单片机与嵌入式系统应用》
2023年第9期74-77,82,共5页
针对集成电路产业快速发展所需要的复杂通信要求,设计了一种基于bit-map算法的DMA数据流仲裁器。DMA数据流仲裁器由通道优先级bit-map映射模块、通道请求生成模块、通道请求仲裁模块、通道授权标志生成模块和外设请求应答模块组成。在...
针对集成电路产业快速发展所需要的复杂通信要求,设计了一种基于bit-map算法的DMA数据流仲裁器。DMA数据流仲裁器由通道优先级bit-map映射模块、通道请求生成模块、通道请求仲裁模块、通道授权标志生成模块和外设请求应答模块组成。在完成逻辑设计后,通过UVM验证方法学对电路的各个功能进行验证。验证结果表明,本设计仅使用一个32位bit-map映射寄存器将8条通道的32种优先级配置映射到对应有效位,便可实现对8条通道DMA请求的仲裁,无需配置优先级比较电路,不会因逐级比较产生优先级配置相互干扰的问题,且在后期生成实际电路的过程中可以减小电路面积、降低电路功耗。
展开更多
关键词
bit-map
DMA
数据流仲裁器
UVM
在线阅读
下载PDF
职称材料
题名
基于bit-map算法的DMA数据流仲裁器设计
1
作者
朱亚琦
侯晓娟
机构
中北大学仪器科学与动态测试教育部重点实验室
出处
《单片机与嵌入式系统应用》
2023年第9期74-77,82,共5页
基金
山西省应用基础研究计划资助项目(20210302123059)
山西省高等学校科技创新项目资助(2020L0326)。
文摘
针对集成电路产业快速发展所需要的复杂通信要求,设计了一种基于bit-map算法的DMA数据流仲裁器。DMA数据流仲裁器由通道优先级bit-map映射模块、通道请求生成模块、通道请求仲裁模块、通道授权标志生成模块和外设请求应答模块组成。在完成逻辑设计后,通过UVM验证方法学对电路的各个功能进行验证。验证结果表明,本设计仅使用一个32位bit-map映射寄存器将8条通道的32种优先级配置映射到对应有效位,便可实现对8条通道DMA请求的仲裁,无需配置优先级比较电路,不会因逐级比较产生优先级配置相互干扰的问题,且在后期生成实际电路的过程中可以减小电路面积、降低电路功耗。
关键词
bit-map
DMA
数据流仲裁器
UVM
Keywords
bit-map
DMA
data flow arbiter
UVM
分类号
TN402 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
基于bit-map算法的DMA数据流仲裁器设计
朱亚琦
侯晓娟
《单片机与嵌入式系统应用》
2023
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部