期刊文献+
共找到33,945篇文章
< 1 2 250 >
每页显示 20 50 100
基于FPGA的MobileNetV1目标检测加速器设计 被引量:3
1
作者 严飞 郑绪文 +2 位作者 孟川 李楚 刘银萍 《现代电子技术》 北大核心 2025年第1期151-156,共6页
卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分... 卷积神经网络是目标检测中的常用算法,但由于卷积神经网络参数量和计算量巨大导致检测速度慢、功耗高,且难以部署到硬件平台,故文中提出一种采用CPU与FPGA融合结构实现MobileNetV1目标检测加速的应用方法。首先,通过设置宽度超参数和分辨率超参数以及网络参数定点化来减少网络模型的参数量和计算量;其次,对卷积层和批量归一化层进行融合,减少网络复杂性,提升网络计算速度;然后,设计一种八通道核间并行卷积计算引擎,每个通道利用行缓存乘法和加法树结构实现卷积运算;最后,利用FPGA并行计算和流水线结构,通过对此八通道卷积计算引擎合理的复用完成三种不同类型的卷积计算,减少硬件资源使用量、降低功耗。实验结果表明,该设计可以对MobileNetV1目标检测进行硬件加速,帧率可达56.7 f/s,功耗仅为0.603 W。 展开更多
关键词 卷积神经网络 目标检测 FPGA MobileNetV1 并行计算 硬件加速
在线阅读 下载PDF
基于国产DSP和FPGA的高速信号处理板硬件电路设计 被引量:2
2
作者 孙艳萍 边晨通 +1 位作者 屈文涛 宋淑军 《仪表技术与传感器》 北大核心 2025年第5期33-38,共6页
针对目前高速信号处理板多选用国外芯片,国产化程度较低的问题,文中基于DSP和FPGA芯片完成了高速信号处理板国产化设计。首先考虑高速信号处理板应用于人工智能、图像处理等领域,是一种高精度和复杂运算的场景,因此选择DSP芯片FTDOC35BB... 针对目前高速信号处理板多选用国外芯片,国产化程度较低的问题,文中基于DSP和FPGA芯片完成了高速信号处理板国产化设计。首先考虑高速信号处理板应用于人工智能、图像处理等领域,是一种高精度和复杂运算的场景,因此选择DSP芯片FTDOC35BB_FT_M6678为主设计信号处理模块,选择FPGA芯片FMQL45T900为主设计控制单元模块;然后在CANDENCE软件中进一步采用分布式设计硬件电路,完成了高速信号接口模块、DDR3存储模块、EMIF模块的电路设计;最后使用CCS5.5集成开发环境对高速信号处理板各个接口及外设进行了测试。测试指标均达到要求,证明该高速信号处理板国产化设计切实可行,加速了高速信号处理板的国产化进程。 展开更多
关键词 国产化 FPGA DSP 高速信号
在线阅读 下载PDF
基于FPGA的脉冲激光告警系统设计
3
作者 张瑞 武振涛 +3 位作者 薛鹏 杨帅 徐承雨 王志斌 《激光杂志》 北大核心 2025年第6期29-35,共7页
针对脉冲激光被广泛应用于编码通信、精确制导、高功率毁伤等激光武器的情况,且目前缺少对脉冲激光威胁进行有效告警的措施,为此提出了一种基于FPGA的脉冲激光告警系统。通过增加积分时间在帧周期内的占比来提高脉冲捕获概率,采用图像... 针对脉冲激光被广泛应用于编码通信、精确制导、高功率毁伤等激光武器的情况,且目前缺少对脉冲激光威胁进行有效告警的措施,为此提出了一种基于FPGA的脉冲激光告警系统。通过增加积分时间在帧周期内的占比来提高脉冲捕获概率,采用图像差分提高信噪比,并快速提取光斑坐标,最后以查表的形式读出来袭激光的方位、俯仰角度。利用FPGA并行处理的优势,能保证对脉冲激光的实时响应。实验结果表明,该系统在220 mW@1064 nm激光器模拟输入的条件下,对脉冲宽度范围为100 ns~100μs的脉冲激光实现告警,测量角度误差小于0.3°,对单脉冲的捕获概率能达到97%,并能实现1064 nm、1313 nm、1550 nm等常用激光波长的识别。 展开更多
关键词 激光告警 脉冲激光 数据处理 FPGA
原文传递
永磁同步电机矢量控制系统设计与实现 被引量:1
4
作者 黄旭东 王涛 钱昀莹 《电子设计工程》 2025年第15期9-13,19,共6页
随着科学技术的发展,永磁同步电机已广泛应用在电动汽车、精密机床、航空航天等领域,矢量控制是目前最常用的控制策略。由于id=0的矢量控制策略只需控制转矩电流分量即可实现对电磁转矩的控制,因此该文采用该策略进行永磁同步电机矢量... 随着科学技术的发展,永磁同步电机已广泛应用在电动汽车、精密机床、航空航天等领域,矢量控制是目前最常用的控制策略。由于id=0的矢量控制策略只需控制转矩电流分量即可实现对电磁转矩的控制,因此该文采用该策略进行永磁同步电机矢量控制。在分析了永磁同步电机数学模型和控制原理的基础上,搭建了仿真模型,验证了id=0矢量控制策略的有效性。以DSP+FPGA为控制核心,设计了矢量控制系统的硬件和软件,并进行了实验验证。实际测量转速误差比例在1%以内,表明了所设计矢量控制系统具有良好的鲁棒性和稳定性。 展开更多
关键词 永磁同步电机 矢量控制 仿真 DSP+FPGA
在线阅读 下载PDF
基于后量子密码改进算法的FPGA设计优化 被引量:2
5
作者 田洪亮 王馨语 张海武 《粘接》 2025年第2期155-157,共3页
为了提高硬件整体的运算效率,研究提出了一种可以降低Crystals-Kyber算法复杂度的改进算法,硬件实现方式采用基于频率抽取的数论变换(NTT)算法。通过合并NTT计算层减少需要的的内存量,设计了一种迭代型NTT和流水型NTT相结合的硬件结构... 为了提高硬件整体的运算效率,研究提出了一种可以降低Crystals-Kyber算法复杂度的改进算法,硬件实现方式采用基于频率抽取的数论变换(NTT)算法。通过合并NTT计算层减少需要的的内存量,设计了一种迭代型NTT和流水型NTT相结合的硬件结构。与之前其他的设计相比较,基于Crystals-Kyber算法的可编程门阵列(FPGA)优化实现了高效的NTT多项式乘法。实验结果表明,所提方案优化算法使用了较快的计算速度和较少的计算周期,以及较小的面积时间乘积(Area Time,AT),改进的Crystals-Kyber算法与其他算法相比,至少缩短了39.13%的NTT计算周期,并缩短了47.50%计算时间,优化了基于格密码的执行时间和硬件资源开销。 展开更多
关键词 后量子密码 NTT算法 FPGA
在线阅读 下载PDF
基于FPGA的实时核信号堆积分离算法实现及验证
6
作者 唐超 周文雄 +5 位作者 童腾 张传文 李道武 黄润之 潘良明 魏龙 《核技术》 北大核心 2025年第8期52-62,共11页
在核探测中,随着实验研究的深入,探测器信号的计数率越来越高。然而,高计数率下的核信号堆积问题会影响后续数据分析的效率和精度,因此需要对堆积信号进行处理。目前常用的解决方法是采用堆积识别判弃,但此方法会造成计数的丢失,在一些... 在核探测中,随着实验研究的深入,探测器信号的计数率越来越高。然而,高计数率下的核信号堆积问题会影响后续数据分析的效率和精度,因此需要对堆积信号进行处理。目前常用的解决方法是采用堆积识别判弃,但此方法会造成计数的丢失,在一些定时分析等应用中存在局限性。本文提出一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的实时堆积分离算法,通过对原始信号进行快/慢成形处理,快成形采用三角成形方法,用于获取核信号的到达时间,以确定是否发生堆积;慢成形采用梯形成形方法,用于提取核信号的能量信息,同时借助梯形信号对称上升/下降沿特征,根据叠加原理和堆积发生时间点分离堆积信号,提升系统计数性能,其算法简单且计算量小,利于在FPGA内中实现。在仿真测试实验中,所提算法在保证分离准确度前提下计数率有效提高4%~26.5%,在放射源实验中,所提算法在所测试计数率范围内,计数率有效提高6.8%~13.5%,为高计数率环境下堆积信号处理提供了新的分离方法。 展开更多
关键词 核信号堆积 高计数率 梯形成形 堆积分离 FPGA
原文传递
基于正规基的大规模S盒FPGA设计与实现
7
作者 张磊 李国元 +2 位作者 洪睿鹏 王建新 肖超恩 《密码学报(中英文)》 北大核心 2025年第4期854-869,共16页
传统上的分组密码S盒硬件实现采用查表法,其实现效果受到芯片资源的限制.针对16-bit大规模S盒在FPGA硬件实现中资源消耗大的问题,本文提出了基于复合域中正规基的S盒构造方法,研究使用较少的硬件资源实现16-bit S盒.首先,设计了基于复... 传统上的分组密码S盒硬件实现采用查表法,其实现效果受到芯片资源的限制.针对16-bit大规模S盒在FPGA硬件实现中资源消耗大的问题,本文提出了基于复合域中正规基的S盒构造方法,研究使用较少的硬件资源实现16-bit S盒.首先,设计了基于复合域的16-bit S盒构造实现方案,构建了线性的同构映射矩阵及其逆矩阵.其次,通过映射矩阵使有限域GF(2^(16))的乘法逆转换到复合域GF((((2^(2))^(2))^(2))^(2))上,进而将非线性的高维乘法逆简化为低维子域运算.然后,通过分析各级复合域不同参数对S盒实现的影响,筛选最优参数.最后,结合所提出的16-bit S盒构造实现框架,本文利用Xilinx公司的Vivado开发工具,以MK-3算法的16-bit S盒为例进行了FPGA仿真验证与性能分析.结果表明,本文构造方法实现的MK-3算法S盒需要186个LUT,时钟频率为114.129 MHz,在时钟频率/LUT的性能指标下达到了0.61360.同目前已公开文献同类方法中的最优实现性能0.43538相比,性能提升了40.93%.本文的16-bit S盒实现方案能够在降低硬件资源消耗的同时保持密码算法较高的运行频率,对有基于有限域构造的S盒的高效软硬件实现具有一定的参考价值. 展开更多
关键词 大规模S盒 复合域 正规基 MK-3算法 FPGA
在线阅读 下载PDF
基于CEEMD-GF-EMD的光栅位移信号正弦性修正
8
作者 任东旭 马百川 +1 位作者 王刚 李彬 《工具技术》 北大核心 2025年第9期136-140,共5页
光栅位移传感器在复杂工作环境时,输出的正余弦信号会有直流偏置、高次谐波以及噪声的干扰。为解决匀变速状态下光栅位移传感器的信号失真问题,提出基于互补集合经验模态分解的复合滤波算法。对采集到的光栅信号进行互补集合经验模态分... 光栅位移传感器在复杂工作环境时,输出的正余弦信号会有直流偏置、高次谐波以及噪声的干扰。为解决匀变速状态下光栅位移传感器的信号失真问题,提出基于互补集合经验模态分解的复合滤波算法。对采集到的光栅信号进行互补集合经验模态分解,将信号分解成若干分量,剔除掉噪声分量后,对有效信号分量进行高斯滤波,再进行重构,对重构信号做经验模态分解,得到修正后的信号。将该算法移植到FPGA上,实验结果表明,所提算法可以有效剔除噪声、高次谐波以及直流分量。修正后的信号与理想信号的互相关系数至少能达到0.995以上。 展开更多
关键词 光栅信号 高次谐波 互补集合经验模态分解 高斯滤波 FPGA
在线阅读 下载PDF
基于FPGA的4K视频板间传输显示系统
9
作者 严飞 蒋晔 +2 位作者 张丽娟 王鹏 刘银萍 《液晶与显示》 北大核心 2025年第8期1145-1153,共9页
随着4K超高清视频技术在医疗、安防等领域的广泛应用,现场可编程门阵列(FPGA)常被协同用于处理大型的超高清视频图像任务。针对使用高速收发器8b/10b编码方式的数据带宽利用率低的问题,提出一种基于FPGA的4K视频板间传输显示系统。该系... 随着4K超高清视频技术在医疗、安防等领域的广泛应用,现场可编程门阵列(FPGA)常被协同用于处理大型的超高清视频图像任务。针对使用高速收发器8b/10b编码方式的数据带宽利用率低的问题,提出一种基于FPGA的4K视频板间传输显示系统。该系统设计以FPGA为核心,结合STM32微控制器与GSV2011编解码芯片实现对数据传输方式的控制,并对GTX的硬件接口进行了优化。多通道GTX收发器使用64b/66b编码方式,根据4K视频流时序设计编码发送、解码接收逻辑实现传输功能。此外,设计多通道数据同步、DDR多帧缓存等逻辑,有效解决因信道偏斜导致的多通道数据传输偏差与读写时钟速率不匹配导致的显示帧撕裂问题。实验结果表明,该系统能够高效稳定地实现4K@60 Hz视频的板间传输实时显示,硬件资源消耗较低,且相较8b/10b编码的有效带宽减少3.12 Gb/s,为多个FPGA协同处理超高清视频场景提供灵活高效、成本更低的传输方案,具有良好的工程应用价值。 展开更多
关键词 FPGA 4K视频 GTX收发器 64b/66b编码
在线阅读 下载PDF
结合多旁路分析与皮尔逊相关系数的硬件木马检测方法
10
作者 王建新 邓昊东 +1 位作者 肖超恩 张磊 《信息安全研究》 北大核心 2025年第5期420-426,共7页
针对芯片功耗数据采集时易受噪声影响的问题,提出了一种基于相关性分析的多旁路分析方法,利用动态电流和电磁辐射之间的内在关系识别硬件木马的存在,搭建了能够同时对芯片的动态功耗与电磁辐射进行采集和存储的双通道检测平台,得到了功... 针对芯片功耗数据采集时易受噪声影响的问题,提出了一种基于相关性分析的多旁路分析方法,利用动态电流和电磁辐射之间的内在关系识别硬件木马的存在,搭建了能够同时对芯片的动态功耗与电磁辐射进行采集和存储的双通道检测平台,得到了功耗和电磁的皮尔逊相关系数曲线,区分出了无硬件木马芯片与硬件木马芯片.实验结果表明,基于多旁路参数的硬件木马检测方法能够筛选出含有面积仅占待测芯片0.28%的硬件木马的芯片,且能区分出待测芯片中面积相差仅为0.08%的2种硬件木马. 展开更多
关键词 硬件木马 旁路分析 皮尔逊相关系数 芯片安全 FPGA
在线阅读 下载PDF
基于ARM+FPGA的机载信息管理处理机设计
11
作者 王健 郭霖佯 +4 位作者 何自豪 周立辉 陈家福 李欣琦 周浩 《火力与指挥控制》 北大核心 2025年第4期85-92,共8页
为实现飞机在执行战术任务时对格式化链路消息的接收处理、态势信息综合处理、载机平台信息采集、指令应答与信息回传、雷达目标定位等功能,设计一种基于ARM+FPGA架构机载信息管理处理机。介绍机载信息管理处理机具体功能和应用,从硬件... 为实现飞机在执行战术任务时对格式化链路消息的接收处理、态势信息综合处理、载机平台信息采集、指令应答与信息回传、雷达目标定位等功能,设计一种基于ARM+FPGA架构机载信息管理处理机。介绍机载信息管理处理机具体功能和应用,从硬件和软件设计两个方面对系统结构进行详细阐述,完成机载信息综合处理模块、RS422和ARINC429相关接口的软硬件设计工作,使得机载信息管理处理机能够实时处理机载电台、显控机、雷达、导航系统等相关设备的信息,并根据系统通信协议的要求完成各类型系统数据的实时接收、解析、检索和发送任务。通过对系统的联调联试和测试工作,发现达到系统各项指标要求并验证了其可行性和稳定性。 展开更多
关键词 机载处理机 RS422 ARINC429 FPGA ARM
在线阅读 下载PDF
基于罗氏线圈和CEEMDAN的雷电流波形测量方法
12
作者 徐伟 李想 +1 位作者 王学孟 刘岩 《电子测量与仪器学报》 北大核心 2025年第2期102-112,共11页
浪涌保护器中嵌入雷电流波形测量模块为其老化分析提供了数据支撑。针对目前浪涌保护器中雷电流测量存在不能记录完整电流波形、噪声较大的问题,通过分析雷电流波形的时频特性,设计由罗氏线圈传感器、低噪声宽带放大、单端转差分、高速... 浪涌保护器中嵌入雷电流波形测量模块为其老化分析提供了数据支撑。针对目前浪涌保护器中雷电流测量存在不能记录完整电流波形、噪声较大的问题,通过分析雷电流波形的时频特性,设计由罗氏线圈传感器、低噪声宽带放大、单端转差分、高速模数转换器和现场可编程门阵列(FPGA)等组成的雷电流波形测量系统。FPGA完成采集信号的处理、数据的缓存发送以及雷击计数等功能。通过差分电路和自适应噪声完备集合经验模态分解相结合的方法减小噪声对雷电流波形的影响,采用阈值与斜率联合触发方式,提高雷电流冲击次数计数的准确度。利用雷电防护实验室的雷电流组合波发生器对系统和去噪方法进行了实验测试,结果表明,系统能完整精确地记录雷电流波形,峰值1~10 kA范围内雷电流采集无漏触发现象,峰值的最大测量误差为1.27%,半峰值到达时间的测量误差≤0.2μs,前峰平均坡度测量误差≤2.04%。系统将推动浪涌保护器的智能化发展,并为雷电研究提供数据支撑。 展开更多
关键词 浪涌保护器 雷电流 罗氏线圈 FPGA CEEMDAN
原文传递
基于YOLOv5s-Lite的柑橘害虫识别加速器设计与实现
13
作者 宋绍剑 贾明瑞 李刚 《小型微型计算机系统》 北大核心 2025年第7期1674-1683,共10页
针对农作物害虫自动监测系统片上资源相对受限的特点,设计了一种基于FPGA+ARM的柑橘害虫自动识别系统.首先,对原YOLOv5s模型的CBS和CSP模块进行模型改进,建立了一种高并行、高吞吐量的轻量化YOLOv5s-Lite柑橘害虫识别模型;然后,为了将... 针对农作物害虫自动监测系统片上资源相对受限的特点,设计了一种基于FPGA+ARM的柑橘害虫自动识别系统.首先,对原YOLOv5s模型的CBS和CSP模块进行模型改进,建立了一种高并行、高吞吐量的轻量化YOLOv5s-Lite柑橘害虫识别模型;然后,为了将训练好的害虫识别模型部署到FPGA中,对输入像素及权重进行8位定点量化,采用RTL(Register Transfer Level)方法和Verilog HDL(Hardware Description Language)将卷积神经网络(CNN)的基本网络映射到FPGA的片上资源;接着,为了充分挖掘FPGA的硬件资源潜力,对建立的YOLOv5s-Lite模型进行了硬件算法优化;最后,在ZYNQ 7020硬件平台上实现了害虫的自动识别.结果表明:优化后的加速器对FPGA的LUT(Lookup Table)、FF(Flip Flop)、BRAM(Block RAM)、DSP(Digital Signal Processor)等主要资源的占用率更低,吞吐量和能源效率分别提升了3.06和2.4倍. 展开更多
关键词 CNN加速器 FPGA YOLOv5s-Lite 柑橘害虫
在线阅读 下载PDF
基于FPGA的SM4异构加速系统
14
作者 张全新 李可 +1 位作者 邵雨洁 谭毓安 《信息网络安全》 北大核心 2025年第7期1021-1031,共11页
国密SM4算法是WAPI无线网络标准中广泛使用的加密算法。目前,针对SM4加解密的研究主要集中于硬件实现结构优化,以提高吞吐量和安全性。同时,大数据和5G通信技术的发展对数据加解密的带宽和实时性提出了更高的要求。基于此背景,文章提出... 国密SM4算法是WAPI无线网络标准中广泛使用的加密算法。目前,针对SM4加解密的研究主要集中于硬件实现结构优化,以提高吞吐量和安全性。同时,大数据和5G通信技术的发展对数据加解密的带宽和实时性提出了更高的要求。基于此背景,文章提出一种基于FPGA的SM4异构加速系统,使用硬件实现SM4算法,并优化加解密性能;采用流式高速数据传输架构,支持多个SM4核并行工作,充分利用系统带宽;设计可配置接口,连接SM4与传输架构,提供足够的灵活性。系统于Xilinx XCVU9P FPGA上实现,支持随时更改SM4的负载和模式。测试得到SM4的最大工作频率为462 MHz,系统吞吐量高达92 Gbit/s,延迟仅为266μs。实验结果表明,与其他现有工作相比,该系统能获得更高的SM4工作频率和系统吞吐量,满足高带宽和低延迟的SM4加速需求。 展开更多
关键词 国密SM4算法 FPGA 硬件加速 传输架构
在线阅读 下载PDF
改进EMD的断路器机械振动信号去噪处理方法
15
作者 周光祥 李鹏 王宽田 《机械设计与制造》 北大核心 2025年第9期368-373,共6页
为有效诊断断路器故障,保障机械安全稳定运行,提出了基于改进EMD的断路器机械振动信号去噪方法。使用基于ARM与FPGA的机械振动信号采集技术,获取断路器机械振动信号。利用EMD算法,将采集到的断路器机械振动信号分解为各个尺度的机械振... 为有效诊断断路器故障,保障机械安全稳定运行,提出了基于改进EMD的断路器机械振动信号去噪方法。使用基于ARM与FPGA的机械振动信号采集技术,获取断路器机械振动信号。利用EMD算法,将采集到的断路器机械振动信号分解为各个尺度的机械振动信号IMF分量与趋势项。对EMD噪声去除方法加以改进,应用交叉证认方法,获取机械振动信号IMF分量中的噪声和信号的主导分量。求解各分量阈值,并应用小波阈值方法去除机械振动信号中的噪声主导分量,获取有用振动信息。经各分量重构处理后,得到去除噪声的断路器机械振动信号。实验结果表明,该方法的断路器机械振动信号去噪效果较好,能够有效提高断路器机械故障诊断的准确性。 展开更多
关键词 FPGA技术 ARM技术 改进EMD算法 断路器 机械振动信号 信号去噪
在线阅读 下载PDF
基于FPGA的大点数脉压模块设计与实现
16
作者 刘国满 刘雨玄 +3 位作者 付琦允 冯易 汪奕 王俊岭 《北京理工大学学报》 北大核心 2025年第5期539-546,共8页
针对雷达系统长脉宽信号的大点数脉冲压缩内存占用过大、计算过程复杂的问题,提出一种可避免数据转置的脉冲压缩处理流程及一种适用于FPGA的实现方法和延时计算模型,并以此为基础设计和实现了支持128K点窗长的脉冲压缩模块.实验结果表明... 针对雷达系统长脉宽信号的大点数脉冲压缩内存占用过大、计算过程复杂的问题,提出一种可避免数据转置的脉冲压缩处理流程及一种适用于FPGA的实现方法和延时计算模型,并以此为基础设计和实现了支持128K点窗长的脉冲压缩模块.实验结果表明,模块处理延时低于1700μs,可支持最大脉宽4 ms、带宽10 MHz的信号,与传统IP核方法相比,减少至少50%处理延时和至少40%内存资源消耗,仅适度增加了乘法器资源消耗,提高了大点数脉压算法在FPGA中的可实现性. 展开更多
关键词 脉冲压缩 FPGA 大点数FFT FFT级联
在线阅读 下载PDF
一种用于高性能FPGA的多功能I/O电路
17
作者 罗旸 刘波 +3 位作者 曹正州 谢达 张艳飞 单悦尔 《半导体技术》 北大核心 2025年第3期265-272,共8页
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一... 为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、多功能数据传输需求,设计了一种用于高性能FPGA的多功能输入输出(I/O)电路,工作电压为0.95 V,单个I/O电路的最高数据传输速率为2 Gbit/s。通过在输入逻辑电路中设计同一边沿流水技术的双倍数据速率(DDR)电路,可以使数据不仅能在相同的时钟沿输出,而且能在同一个时钟周期输出。通过分级采样结合时钟分频和偏移技术,仅需4个时钟周期即可完成8∶1数据的转换。另外,该I/O电路还可以对数据输入输出的延时进行调节,采用粗调和细调相结合的方式,共提供512个延时抽头,并且延时的分辨率达到4 ps。仿真和实测结果表明,该多功能I/O电路能为高性能FPGA提供灵活、多协议的高速数据传输功能。 展开更多
关键词 现场可编程门阵列(FPGA) 输入输出(I/O)电路 多电平标准 双倍数据速率(DDR) 串并转换器(SerDes)
原文传递
基于FPGA的功率器件封装缺陷实时检测
18
作者 谭会生 吴文志 张杰 《半导体技术》 北大核心 2025年第10期1048-1056,共9页
针对基于机器视觉的功率器件封装缺陷检测技术实时性差、计算资源消耗较高的问题,基于现场可编程门阵列(FPGA)设计了一种功率器件封装缺陷实时检测器。首先,提出一种基于深度可分离卷积(DSConv)的轻量化Mini-DSCNet卷积网络,使用深度卷... 针对基于机器视觉的功率器件封装缺陷检测技术实时性差、计算资源消耗较高的问题,基于现场可编程门阵列(FPGA)设计了一种功率器件封装缺陷实时检测器。首先,提出一种基于深度可分离卷积(DSConv)的轻量化Mini-DSCNet卷积网络,使用深度卷积和逐点卷积代替标准卷积。仿真结果表明,该模型的浮点运算量(FLOPs)和参数量(Params)分别约为MobileNetV1的4.375%和0.021%,准确率约为91.80%。其次,采用定点量化算法将浮点数权重量化为有符号定点数,测试结果表明,其平均误差约为0.483%。最后,采用多通道并行流水线架构优化设计,降低了系统的资源消耗,提高了系统的处理速度。实验结果显示,在100 MHz时钟频率下,该检测器的推理速度分别约为CPU的17.10倍、GPU的2.47倍,显著提升了功率器件封装缺陷检测的实时性。 展开更多
关键词 功率器件 封装缺陷检测 Mini-DSCNet卷积网络 现场可编程门阵列(FPGA) 硬件加速
原文传递
多调制方式兼容的BCH概率软译码器的FPGA实现
19
作者 庞宇 张洋 +1 位作者 李国权 杨家斌 《微电子学与计算机》 2025年第3期75-83,共9页
为实现在复杂环境下多种人体体征参数的高可靠性传输,设计了一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的BCH概率软译码器。译码器利用概率计算的方式替换Chase算法中的大量排序运算,并利用8位循环冗余校验(Cyc... 为实现在复杂环境下多种人体体征参数的高可靠性传输,设计了一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的BCH概率软译码器。译码器利用概率计算的方式替换Chase算法中的大量排序运算,并利用8位循环冗余校验(Cyclic redundancy check,CRC-8)实现迭代译码。译码器包括信道信息输入模块、软解映射模块、概率比特序列生成模块、BCH硬译码模块、以及CRC-8提前终止判决模块,可同时满足二进制相移键控(Binary Phase Shift Keying,BPSK)、π/4-四相相对相移键控(π/4-Differential Quadrature Phase Shift Keying,π/4-DQPSK)两种调制方式的BCH译码。MATLAB仿真表明,在误块率为10^(−2)情况下,译码器与现有的Chase算法和硬译码算法相比分别有约0.9 dB、1.4 dB的性能增益。完成了基于FPGA的硬件设计。译码器使用全并行处理,逻辑结构简单,在相同译码速度条件下硬件消耗资源较Chase算法降低约20%。 展开更多
关键词 BCH码 软译码 概率计算 FPGA
在线阅读 下载PDF
面向格密码的可配置NTT硬件快速实现
20
作者 韩炼冰 房利国 +1 位作者 王松 刘鸿博 《通信技术》 2025年第10期1119-1124,共6页
数论变换(NTT)是一种提高多项式乘法计算效率的加速技术。为提高NTT运算速度,提出了一种面向格密码的可配置NTT硬件快速实现方法。该方法通过预计算和预缩放简化计算过程,降低计算复杂度,并利用多级流水线技术提高存取效率,降低蝶形单... 数论变换(NTT)是一种提高多项式乘法计算效率的加速技术。为提高NTT运算速度,提出了一种面向格密码的可配置NTT硬件快速实现方法。该方法通过预计算和预缩放简化计算过程,降低计算复杂度,并利用多级流水线技术提高存取效率,降低蝶形单元运算等待时间。设计了可配置硬件架构,支持配置多个蝶形单元并行计算,提出了可配置多随机存取存储器(RAM)存储设计方案及数据存储分配方法,避免了多个蝶形单元共享内存访问冲突,提高了数据存取效率。最后,在Xilinx公司Artix-7系列现场可编程门阵列(FPGA)中进行了实现评估。结果表明,完成一次NTT运算最快仅需要1.23μs,与相关研究相比运算速度提升了5%~28%。 展开更多
关键词 后量子密码 多项式乘法 数论变换 蝶形运算 FPGA
在线阅读 下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部