期刊文献+
共找到34,107篇文章
< 1 2 250 >
每页显示 20 50 100
基于FPGA的DDPG算法硬件映射解析与机器人运动技能学习
1
作者 朱晓庆 毕兰越 +5 位作者 宫婉儒 吴通 李钟军 吴杜兴 张川 杨晓蓬 《哈尔滨工业大学学报》 北大核心 2026年第1期24-34,共11页
为研究神经网络和强化学习算法与高等动物进化原理之间的联系,本文结合深度确定性策略梯度(deep deterministic policy gradient,DDPG)算法构建了一套可观测、可解释的轮足机器人自主运动控制系统。首先在FPGA(field-programmable gate ... 为研究神经网络和强化学习算法与高等动物进化原理之间的联系,本文结合深度确定性策略梯度(deep deterministic policy gradient,DDPG)算法构建了一套可观测、可解释的轮足机器人自主运动控制系统。首先在FPGA(field-programmable gate arrays)上部署Actor-Critic神经网络,并设计了一套FPGA-ARM机器人控制系统,通过实时导出网络权值激活信号并生成权值热力图,以可视化展示策略演化过程。实验表明,该方案单步计算时延缩减至28μs,5000步内完成收敛。同时,权值热力图揭示了策略在初期、中期及后期3个阶段的动态演化,定性分析表明,非关注区域对整体策略影响微弱、资源利用更趋优化。本文提出的硬件-算法协同框架为强化学习“黑箱”可观测性研究提供了新范式,展示了FPGA在嵌入式机器人控制中兼具低延迟、高并行和低功耗的独特优势,为多智能体协作与异构平台下的实时技能学习与硬件加速提供了潜在应用前景。 展开更多
关键词 机器人 学习机理解析 技能学习 FPGA 强化学习
在线阅读 下载PDF
基于生物电阻抗的家禽脂肪检测系统设计与试验
2
作者 张燕军 周树泽 +3 位作者 张建民 杨坚 吴伟伟 龚道清 《中国农机化学报》 北大核心 2026年第2期306-310,321,共6页
为解决目前家禽脂肪测量方法操作复杂、工作量大以及成本高的问题,提出一种基于生物电阻抗原理的家禽脂肪检测方法。采用Arduino UNO作为主控单元,设计信号激励模块和响应信号检测模块,通过电流激励电压采集的方式实现电阻抗的检测。选... 为解决目前家禽脂肪测量方法操作复杂、工作量大以及成本高的问题,提出一种基于生物电阻抗原理的家禽脂肪检测方法。采用Arduino UNO作为主控单元,设计信号激励模块和响应信号检测模块,通过电流激励电压采集的方式实现电阻抗的检测。选用鹅作为试验对象进行测量验证,检测不同脂肪率下鹅肉组织的阻抗值,并建立脂肪率与阻抗值的回归模型。结果表明:系统测量阻抗幅值的相对误差小于7%,相位绝对误差小于2°,具有较高的检测精度;鹅肉组织脂肪含量与阻抗值呈现极显著正相关(P<0.01),阻抗值随着脂肪含量的增加而增大。该系统能提高家禽脂肪测量的高效性和准确性,为家禽脂肪率测量提供技术途径。 展开更多
关键词 生物电阻抗 阻抗测量 脂肪含量 家禽 回归模型
在线阅读 下载PDF
基于PYNQ的车牌定位与识别算法
3
作者 彭熙伟 娄倩文 庞璇 《北京理工大学学报》 北大核心 2026年第2期169-178,共10页
针对车牌上下边缘的铆钉造成定位不准确的问题,提出一种新的矩阵阈值法对车牌边缘进行界定.通过颜色和边缘特征定位车牌区域,然后构建3阶矩阵算子判断车牌边缘坐标.该算法将车牌坐标的误差从传统极点法的10%缩小到了5%以内.在此基础上,... 针对车牌上下边缘的铆钉造成定位不准确的问题,提出一种新的矩阵阈值法对车牌边缘进行界定.通过颜色和边缘特征定位车牌区域,然后构建3阶矩阵算子判断车牌边缘坐标.该算法将车牌坐标的误差从传统极点法的10%缩小到了5%以内.在此基础上,为提高识别准确率,提出深浅层特征短路式融合算法,获取到车牌字符更多的细节信息.与经典的CRNN字符识别算法相比,该算法对车牌字符的识别准确率从89.1%提高到了89.9%.最后针对小型设备嵌入式系统的应用需求,将该算法部署在基于FPGA的PYNQ平台上,通过可编程逻辑实现图像采集与显示,通过处理系统实现图像处理和字符识别,在现实场景中验证了算法的有效性. 展开更多
关键词 车牌检测 字符识别 FPGA PYNQ
在线阅读 下载PDF
极化敏感阵列二维DOA与极化参数联合估计的FPGA实现
4
作者 刘鲁涛 魏潇潇 郭沐然 《电子信息对抗技术》 2026年第1期101-108,共8页
针对在现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现基于极化敏感阵列的多重信号分类(Multiple Signal Classification,MUSIC)算法进行二维波达方向(Direction of Arrival,DOA)和二维极化参数联合估计时,硬件资源占用... 针对在现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现基于极化敏感阵列的多重信号分类(Multiple Signal Classification,MUSIC)算法进行二维波达方向(Direction of Arrival,DOA)和二维极化参数联合估计时,硬件资源占用大、运行时间长的问题,提出了一种基于极化MUSIC算法的四维参数联合估计FPGA实现架构。该架构包括信号协方差矩阵计算模块、Jacobi旋转模块、噪声子空间提取模块、两级空间谱搜索模块和极化参数计算模块。Jacobi旋转模块被拆分为多个可复用模块,并采用查找表模块生成旋转矩阵。一级空间谱搜索模块通过二维DOA搜索初步确定信源的角度信息。二级空间谱搜索模块根据一级搜索的角度结果确定二级搜索区域各点的极化信息,并计算该区域的四维空间谱,区域内最小值对应的四维参数信息即为最终估计的信源方向角、俯仰角、极化辅助角和极化相位角。仿真结果表明,与传统极化MUSIC算法的四维搜索算法相比,该架构避免了大量四维空间谱计算,同时保证了四维参数估计的精度,显著减少了运行时间和硬件资源消耗。 展开更多
关键词 FPGA 极化敏感阵列 MUSIC算法 波达方向 极化参数 四维参数联合估计
在线阅读 下载PDF
基于特殊节点划分的低时延极化码SCL译码器架构
5
作者 韩国军 曾子峰 +2 位作者 董鹏 翟雄飞 史治平 《电子科技大学学报》 北大核心 2026年第1期93-99,共7页
极化码基于信道极化理论提出,是唯一一种被理论证明可以达到香农限的信道编码方案。极化码主流的串行抵消列表(SCL)译码算法具有串行逐比特译码的特点,并且包含大量的路径度量和路径扩展,这导致译码时延较高。为了解决这一问题,提出了... 极化码基于信道极化理论提出,是唯一一种被理论证明可以达到香农限的信道编码方案。极化码主流的串行抵消列表(SCL)译码算法具有串行逐比特译码的特点,并且包含大量的路径度量和路径扩展,这导致译码时延较高。为了解决这一问题,提出了一种基于特殊节点划分的低时延SCL译码算法硬件架构,通过对不同类型的特殊节点分别使用剪枝或减分裂策略,以损失轻微译码性能为代价减少译码时延,提高吞吐量。为了提高译码器的灵活性,通过将不同码长码率的先验信息预先写入存储单元,从而实现编码参数可配置。可编程逻辑门阵列(FPGA)上的实验结果显示,在码长为128~1 024 bit以及码率为0.3~0.5的情况下,所提出的架构比标准SCL译码器降低了40.32%~56.87%的译码时延。 展开更多
关键词 极化码 串行抵消列表 低时延 可配置译码器 可编程逻辑门阵列
在线阅读 下载PDF
基于FPGA的轻量化自适应ORB算法研究与实现
6
作者 王鼎轩 姚荣彬 +1 位作者 赵中华 李晓欢 《现代电子技术》 北大核心 2026年第1期117-123,共7页
为了解决ORB算法计算复杂、实时性差以及算法固定阈值在光照变化及低纹理场景下特征检测不足的问题,文中提出一种基于FPGA的轻量化自适应ORB算法加速架构。首先,对ORB算法的特征方向计算进行改进,采用了一种基于区域划分的特征方向角度... 为了解决ORB算法计算复杂、实时性差以及算法固定阈值在光照变化及低纹理场景下特征检测不足的问题,文中提出一种基于FPGA的轻量化自适应ORB算法加速架构。首先,对ORB算法的特征方向计算进行改进,采用了一种基于区域划分的特征方向角度和描述符计算方法,减少了计算资源消耗,结合FPGA的并行化和流水线计算优势,设计了一种轻量化ORB加速架构;其次,在原有算法的基础上加入直方图均衡算法,调整图像亮度,提高图像的对比度,使图像的特征细节更加明显;最后,针对ORB算法的固定阈值,设计了一种自适应阈值计算方法,实现了算法在弱光照和低纹理场景下提取特征点数量的提升。实验结果表明:相对于软件的算法实现,基于FPGA的硬件加速架构能够得到16.1倍的加速效果,在弱光照和低纹理条件下提取特征点数量分别是ORB算法的6.67倍和2.56倍,特征匹配点对数量分别是ORB算法的5.62倍和1.5倍。实现了算法的加速和资源消耗的降低,提升了算法的自适应性以及在不同场景的鲁棒性。 展开更多
关键词 ORB 特征检测 FPGA 轻量化 直方图均衡 自适应阈值 弱光照 低纹理
在线阅读 下载PDF
大规模惯性测量阵列数据采集设计与实现
7
作者 彭高 朱挺 +2 位作者 李建平 李政林 孙发有 《现代电子技术》 北大核心 2026年第2期17-22,共6页
惯性测量阵列系统是由多个微机电系统(MEMS)和惯性测量单元(IMU)组合而成,通过数据融合技术可大幅提升系统的测量精度。MEMS IMU阵列规模越大,则数据融合的精度提升效果越好,但阵列规模的逐步扩大给惯性测量阵列数据采集的实时性和同步... 惯性测量阵列系统是由多个微机电系统(MEMS)和惯性测量单元(IMU)组合而成,通过数据融合技术可大幅提升系统的测量精度。MEMS IMU阵列规模越大,则数据融合的精度提升效果越好,但阵列规模的逐步扩大给惯性测量阵列数据采集的实时性和同步性带来了挑战。针对大规模惯性测量阵列数据采集慢、同步效果差等问题,文中基于FPGA设计一种大规模IMU并行数据采集系统,利用FPGA并行计算的特性设计多路I2C总线,单路I2C对应采集单个IMU的角速率、比力以及温度数据,同时采用双缓冲技术对采集数据进行处理。另外,对所设计系统进行软硬件实现,并开展大规模数据采集的验证实验。结果表明,所设计系统可实现对大规模惯性测量阵列数据的实时同步采集,为进一步研究惯性测量阵列奠定了扎实的技术基础。 展开更多
关键词 惯性测量阵列 微机电系统 惯性测量单元 大规模数据 并行数据采集 FPGA
在线阅读 下载PDF
低轨卫星捕获算法的优化与FPGA实现
8
作者 杨虹 杨天昊 +7 位作者 郑斌 曾令昕 马壮 谭红涛 周海洋 李颖 黎淼 赵汝法 《现代电子技术》 北大核心 2026年第1期21-26,共6页
与北斗卫星融合的低轨卫星通导一体化系统能够有效提高我国卫星系统的导航定位和通信能力,但低轨卫星终端的高速运动会导致多普勒频偏较大,增加信号捕获的难度,因此,为了快速且准确地捕获通信导航一体化信号,文中以低轨卫星高动态引起... 与北斗卫星融合的低轨卫星通导一体化系统能够有效提高我国卫星系统的导航定位和通信能力,但低轨卫星终端的高速运动会导致多普勒频偏较大,增加信号捕获的难度,因此,为了快速且准确地捕获通信导航一体化信号,文中以低轨卫星高动态引起的大多普勒频偏信号为研究对象,通过Matlab工具分别仿真验证了PMF-FFT算法结合补零法和加窗法的优化效果,优化后的结构能使捕获峰值提高64.7%。通过确定窗函数和补零个数优化传统的PMF-FFT捕获算法,并对FFT模块进行改进,使其具有可重构性以适应补零个数不同的情况。文中使用Verilog HDL硬件描述语言对优化后的PMF-FFT算法进行硬件实现,Vivado仿真波形和实验结果均证实了算法优化后的正确性和有效性,为低轨卫星捕获提供了理论支持。 展开更多
关键词 低轨卫星 通导一体化 多普勒频偏 PMF-FFT 加窗 补零 可重构FFT FPGA实现
在线阅读 下载PDF
基于离散忆阻器的复值混沌系统动力学分析及其在双图像加密中的应用
9
作者 邓全利 王春华 杨港 《物理学报》 北大核心 2026年第1期195-209,共15页
设计新型混沌系统能够丰富加密系统的候选资源,是基于混沌加密安全性的重要途径.离散忆阻器因其固有的非线性特性与电路友好特性,为构建新型混沌系统提供了有效途径.然而,其在复值离散混沌系统中的应用仍有待探索.为此,本文构建了一种... 设计新型混沌系统能够丰富加密系统的候选资源,是基于混沌加密安全性的重要途径.离散忆阻器因其固有的非线性特性与电路友好特性,为构建新型混沌系统提供了有效途径.然而,其在复值离散混沌系统中的应用仍有待探索.为此,本文构建了一种基于离散忆阻器的复高斯混沌模型,其中忆阻器由复数模长驱动.通过李雅普诺夫指数、分岔图和相图等数值仿真分析,验证了该系统具有增强的混沌特性.同时,在FPGA数字平台上实现了该模型的硬件部署,证明其硬件可行性.基于该模型生成的复值混沌序列,本文进一步设计了一种双图像加密方案,将两幅图像视为复数矩阵的实部和虚部,通过混沌序列进行置乱和扩散操作.仿真结果表明,该加密方案具有高安全性,能够抵抗多种攻击. 展开更多
关键词 离散忆阻器 复值混沌 FPGA 双图像加密
在线阅读 下载PDF
面向远距离传输的LVDS链路可靠性设计
10
作者 李卓玥 焦新泉 杨志文 《现代电子技术》 北大核心 2026年第2期158-162,共5页
针对LVDS信号在长距离高速链路传输过程中出现的信号衰减过大、误码率偏高等问题,基于四通道链路传输场景,从硬件电路与逻辑设计两方面进行优化设计。硬件电路层面,通过集成信号驱动器与自适应均衡器补偿传输链路中的信号损耗,延长传输... 针对LVDS信号在长距离高速链路传输过程中出现的信号衰减过大、误码率偏高等问题,基于四通道链路传输场景,从硬件电路与逻辑设计两方面进行优化设计。硬件电路层面,通过集成信号驱动器与自适应均衡器补偿传输链路中的信号损耗,延长传输距离;逻辑设计层面,采用“三判二”机制与校验字相结合的方法保证指令传输的准确性,并在数据传输环节增加CRC校验重传反馈机制,减小因断链、误码造成的传输错误,保证数据传输的可靠性。实验结果表明,所提出的设计方案能够在100 m长的电缆中实现500 Mb/s的零误码传输,满足航天领域长距离高速数据传输的实际需求。 展开更多
关键词 LVDS 远距离传输 FPGA 四通道链路 CRC校验重传反馈机制 校验字
在线阅读 下载PDF
暗通道先验优化的FPGA实时去雾系统
11
作者 刘梦雪 刘成 《计算机测量与控制》 2026年第1期157-165,共9页
暗通道先验算法中,天空区域因高亮无法满足先验条件致使透射率求取出现偏差,透射率细化与大气光映射求取复杂,算法整体计算耗时长,无法满足现代实时去雾的发展需求;为了解决这些问题,一个有效的解决方法为对算法进行轻量化以适配硬件实... 暗通道先验算法中,天空区域因高亮无法满足先验条件致使透射率求取出现偏差,透射率细化与大气光映射求取复杂,算法整体计算耗时长,无法满足现代实时去雾的发展需求;为了解决这些问题,一个有效的解决方法为对算法进行轻量化以适配硬件实时性;通过优化滤波窗口大小获取暗通道以满足硬件资源限制;采用直接对输入图像遍历像素点最大值快速收敛大气光强;引入均值滤波轻量化透射率细化过程;基于亮度阈值分割天空,根据天空占比自适应调整透射率下边界值,实现天空区域的有效去雾;利用FPGA并行优势对所优化算法硬件加速与实现,在Xilinx平台部署从MIPI雾图传感至HDMI去雾结果显示的完整实时图像去雾系统;实验证明优化算法的去雾效果在主客观评价指标上均优于传统暗通道先验,处理一帧1 080 P高帧率图像仅耗时33.016 5 ms,系统通过了去雾效果和实时性验证。 展开更多
关键词 暗通道先验 实时去雾 图像处理 硬件加速 FPGA
在线阅读 下载PDF
基于PCIe的链式DMA控制器设计与实现
12
作者 王洪良 郭振华 +3 位作者 牟奇 卢圣才 徐亚明 于泉泉 《计算机研究与发展》 北大核心 2026年第1期28-40,共13页
近年来,国产可编程门阵列(field programmable gate array,FPGA)厂商虽发展迅速,但在数据中心部署FPGA异构加速器时仍面临挑战。相较于赛灵思、英特尔等国际厂商,国产厂商普遍缺乏PCIe设备与主机间高速传输的解决方案,尤其在高性能直接... 近年来,国产可编程门阵列(field programmable gate array,FPGA)厂商虽发展迅速,但在数据中心部署FPGA异构加速器时仍面临挑战。相较于赛灵思、英特尔等国际厂商,国产厂商普遍缺乏PCIe设备与主机间高速传输的解决方案,尤其在高性能直接内存访问(direct memory access,DMA)控制器设计领域存在明显短板。为解决该问题,设计并实现了基于PCIe的多通道链式DMA控制器。采用独立描述符控制器管理各通道,共享数据搬移器,降低对FPGA逻辑资源的消耗。采用链式结构实现描述符管理,减少中断对CPU的压力,满足主机与设备连续高速传输的需求。创新性地构建内部信息异步与预处理的架构,实现数据流水化处理,显著提升带宽利用率以及传输性能。经测试,在PCIe Gen3x8下,主机与国产FPGA加速器之间的DMA带宽高达6.91 GBps(利用率86%),支持多达16通道且实现通道负载均衡,该设计有效支撑了国产FPGA异构加速器在数据中心场景下的规模化部署。 展开更多
关键词 PCIE FPGA 异构加速 多通道 链式DMA
在线阅读 下载PDF
搭载卷积神经网络加速模块的微处理器设计
13
作者 黄彦涵 《现代信息科技》 2026年第1期17-21,共5页
当前人工智能技术迅速发展,针对轻量化边缘侧AI计算的需求日益增长。文章提出一种基于ARM与FPGA协同的卷积神经网络(CNN)推理硬件加速方案。首先,在主机端使用PyTorch完成模型训练与量化,获得权重与偏置参数;随后在FPGA上并行实现卷积... 当前人工智能技术迅速发展,针对轻量化边缘侧AI计算的需求日益增长。文章提出一种基于ARM与FPGA协同的卷积神经网络(CNN)推理硬件加速方案。首先,在主机端使用PyTorch完成模型训练与量化,获得权重与偏置参数;随后在FPGA上并行实现卷积、池化及全连接运算,并通过AHB总线与CPU交互。最后,在PZ7020开发板上进行测试,实验结果表明,该处理器能够对输入图像进行准确识别与分析。该方案为资源受限场景下的边缘侧AI推理提供了高效可行的技术路径。 展开更多
关键词 PyTorch CNN FPGA 微处理器
在线阅读 下载PDF
面向RNS-CKKS方案的同态计算硬件加速器
14
作者 陈星辰 郭家怡 +1 位作者 陈弟虎 粟涛 《计算机应用研究》 北大核心 2026年第1期208-215,共8页
针对全同态加密应用中数据存储和传输开销大、计算效率低的问题,以主流的RNS-CKKS方案为研究对象,提出了一种同态计算硬件加速器。该加速器为自同构算子设计了分治式置换网络,实现了高效无冲突的数据调度与路由。同时通过实施片内外协... 针对全同态加密应用中数据存储和传输开销大、计算效率低的问题,以主流的RNS-CKKS方案为研究对象,提出了一种同态计算硬件加速器。该加速器为自同构算子设计了分治式置换网络,实现了高效无冲突的数据调度与路由。同时通过实施片内外协同存储策略和对计算流进行重构,有效降低了硬件部署密钥切换操作的片上缓存需求并隐藏片外延迟。为进一步提升计算与资源效率,构建了统一的计算阵列并优化了片上缓存结构。在FPGA上的实验结果表明,该设计相比于OpenFHE软件函数库,实现了8.68~56.2倍的加速;相较于同类硬件加速方案,在密文-密文同态乘法上实现了1.18~1.53倍的加速以及1.10~4.98倍的面积效率提升,同时在可配置性方面具备一定优势。该工作有助于同态加密方案的硬件高效部署。 展开更多
关键词 全同态加密 RNS-CKKS算法 硬件加速器 可配置架构 现场可编程门阵列
在线阅读 下载PDF
基于FPGA的嵌入式加密系统设计与实现
15
作者 冯淑贤 蔡树向 +2 位作者 陈青华 杨宇航 杨文广 《烟台大学学报(自然科学与工程版)》 2026年第1期72-78,共7页
针对物联网及嵌入式设备对高效安全通信的迫切需求,设计了一种基于现场可编程门阵列(FPGA)的嵌入式数据加密系统,旨在为资源受限场景提供低成本、高可靠性的数据安全传输方案。系统采用分层架构设计,通过上位机与EZ-USB FX2芯片完成指... 针对物联网及嵌入式设备对高效安全通信的迫切需求,设计了一种基于现场可编程门阵列(FPGA)的嵌入式数据加密系统,旨在为资源受限场景提供低成本、高可靠性的数据安全传输方案。系统采用分层架构设计,通过上位机与EZ-USB FX2芯片完成指令交互和数据中转,利用FPGA作为核心控制单元,集成轻量级AES-128加密算法实现硬件级数据加密。为优化资源利用,系统通过串行方式实现加密运算,并对AES算法中的密钥扩展模块进行优化。最终通过仿真和测试验证,本系统实现的AES算法在加密过程中最高可达到181.1 MHz的时钟频率,能够高效实现数据加密,满足设计需求。 展开更多
关键词 FPGA AES加密算法 USB2.0
在线阅读 下载PDF
基于FPGA和STM32的电网参数测量装置
16
作者 刘钰琨 李琪 +1 位作者 吴娜娜 王杰铃 《电子设计工程》 2026年第1期76-80,共5页
为了保护电网的稳定可靠,对电网参数进行实时准确测量有着重要的现实意义。针对电网信号频率、幅值和谐波含量等主要参数的测量方法,以FPGA作为主处理器,STM32作为辅助处理器,设计在线测量电网参数的装置,优化各种参数测量的算法。实验... 为了保护电网的稳定可靠,对电网参数进行实时准确测量有着重要的现实意义。针对电网信号频率、幅值和谐波含量等主要参数的测量方法,以FPGA作为主处理器,STM32作为辅助处理器,设计在线测量电网参数的装置,优化各种参数测量的算法。实验表明,该装置能够实现对电网参数的有效测量,将测量数据与万用表和示波器的测量数据进行对比,误差小于5%,并且在实时性和稳定性等方面均表现出色。该装置能够满足电力系统对电网参数测量的要求。 展开更多
关键词 FPGA STM32 电网参数 参数测量 测量装置
在线阅读 下载PDF
骨骼肌超声检查联合生物电阻抗分析在肿瘤脓毒症患者重症监护室获得性衰弱中的诊断价值
17
作者 张震 王东浩 吕扬 《实用医学杂志》 北大核心 2026年第1期21-28,共8页
目的 探索股直肌横截面积(rectus femoris cross-sectional area,RF-CSA)、胫骨前肌厚度(tibialis anterior muscle thickness,TA-MT),以及生物电阻抗分析(bioelectrical-impedance-analysis,BIA)中的微观指标在重症监护室获得性衰弱(in... 目的 探索股直肌横截面积(rectus femoris cross-sectional area,RF-CSA)、胫骨前肌厚度(tibialis anterior muscle thickness,TA-MT),以及生物电阻抗分析(bioelectrical-impedance-analysis,BIA)中的微观指标在重症监护室获得性衰弱(intensive care unit-acquired weakness,ICU-AW)中的诊断价值。方法 对罹患肿瘤因脓毒症、脓毒症休克而进入天津医科大学肿瘤医院ICU的116例患者进行了一项单中心、观察性研究。通过患者的一般临床资料,并应用超声和生物电阻抗分析检测脓毒症发生6 h以内以及脓毒症治疗72 h以后股直肌、胫骨前肌、骨骼肌指数(SMI)、全身水含量(TBW)、蛋白质含量(Protein)等指标的变化,并进行统计学分析来预测ICU-AW的发生概率。结果 最终41例患者诊断为ICU-AW,ICU-AW患者中存在更高比例的血管活性药物使用、机械辅助通气治疗,而且急性生理学和慢性健康状况评价Ⅱ(APACHEⅡ)和SOFA评分更高,病情更危重。另外分组对比显示ICU-AW组的患者在股直肌横截面积(RF-CSA)、胫骨前肌厚度(TA-MT)、骨骼肌指数(SMI)、全身水(TBW)、蛋白质含量(Protein)方面下降程度更为显著(P<0.05)。此外,相比No ICU-AW组患者,在ICU-AW组患者中,初始平均PA值更低(3.42°vs.3.80°),通过积极治疗后PA上升趋势更高。在ICU-AW诊断方面发现RF-CSA、TA-MT、SMI、TBW、Protein变化率在诊断ICU-AW上显示出较高的ROC-AUC[分别为0.891(95%CI为0.831~0.952),0.830(95%CI为0.749~0.911),0.916(95%CI为0.862~0.971),0.833(95%CI为0.749~0.917),0.834(95%CI为0.758~0.911)],此外,初始APACHEⅡ评分也显示出良好的诊断价值,ROC-AUC为0.829(95%CI为0.803~0.917),联合诊断模型中,生物电阻抗分析所测量的SMI变化率和Protein变化率联合模型具有最高的ROC-AUC(0.938,95%CI为0.895~0.980)。结论 肿瘤脓毒症患者外周肌肉超声检测和生物电阻抗分析可以作为早期识别ICU-AW的方式。 展开更多
关键词 ICU获得性衰弱 股直肌 胫骨前肌 生物电阻抗分析 肿瘤 脓毒症
暂未订购
基于FPGA的高速ADC测试系统研究
18
作者 李仕军 谌谦 +4 位作者 刘建明 杨超 梁希 谢休华 李小虎 《微处理机》 2026年第1期1-6,共6页
本研究介绍了一种基于FPGA的超高速ADC芯片测试系统。重点阐述了该系统的设计原理,包括测试系统的时钟树网络和数据采集系统的电源网络设计。基于FPGA实现了针对超高速ADC的数据采集和数据缓存的采集平台,以及动态性能测试软件系统,并... 本研究介绍了一种基于FPGA的超高速ADC芯片测试系统。重点阐述了该系统的设计原理,包括测试系统的时钟树网络和数据采集系统的电源网络设计。基于FPGA实现了针对超高速ADC的数据采集和数据缓存的采集平台,以及动态性能测试软件系统,并提供可调的超高精度、低抖动的时钟信号。结果表明,ADC芯片在1 GHz时的SNR为34.03 dBFS,ENOB为5.65 bit;在20 GHz时的SNR为30.07 dBFS,ENOB为4.58 bit。测试结果与芯片手册一致,表明该测试系统满足超高速ADC的测试要求,也可用于8位或12位、12 Gsps以上ADC芯片的测试。 展开更多
关键词 超高速ADC芯片测试 测试系统 FPGA 低抖动时钟
在线阅读 下载PDF
上一页 1 2 250 下一页 到第
使用帮助 返回顶部