-
题名可配置非幂方分频器的全新设计方法
被引量：7
- 1
-
-
作者
张多利
李丽
高明伦
程作仁
-
机构
合肥工业大学微电子设计研究所
-
出处
《电子学报》
EI
CAS
CSCD
北大核心
2002年第8期1250-1252,共3页
-
基金
国家自然科学基金 (No 698760 1 0 )
国家"九五"重点科技攻关项目 (97- 758- 0 1 - 53 - 0 8)
-
文摘
本文采用基于计数空间完全划分和周期插入控制计数过程方法设计了非幂方分频器 ,采用这种全新思路设计的非幂方分频器分频范围很宽 ,分频输出对后续分频支持好 ,非常适用于通讯接口中的波特率时钟设计 .此外 ,这种设计思路对系统定时电路和节拍控制电路设计也有一定的借鉴意义 .
-
关键词
可配置
非幂方分频器
verlog-hdl
周期插入控制
分频范围
-
Keywords
configurable
non-exponential prescaler
Verilog-HDL
-
分类号
TN772
[电子电信—电路与系统]
-
-
题名基于FPGA的直流电机伺服控制系统设计
被引量：2
- 2
-
-
作者
张建祥
陆辉山
-
机构
中北大学机械与动力工程学院
中北大学山西省先进制造技术重点实验室
-
出处
《科技视界》
2016年第4期11-11,29,共2页
-
基金
山西省自然科学基金项目"基于计算流体动力学的阀控液压系统比例同步控制理论探究"(2011021026-1)
-
文摘
为了提高直流电机伺服控制系统的静态调节精度和动态范围,以FPGA为核心开发了电机控制系统,设计了数据采集电路和隔离驱动电路,控制策略采用速度、位置、电流三环控制,并用Verlog HDL语言实现了控制算法。此方案增强了电机负载能力和响应特性,在电机控制领域有着广阔的应用前景。
-
关键词
直流电机
FPGA
Verlog
HDL
-
Keywords
BLDCM
FPGA
Verlog HDL
-
分类号
TP273
[自动化与计算机技术—检测技术与自动化装置]
-
-
题名基于FPGA的多功能数字钟设计
被引量：3
- 3
-
-
作者
刘睿劼
-
机构
天津工业大学信息与通信工程学院
-
出处
《电脑与电信》
2009年第5期73-75,共3页
-
文摘
本文介绍了利用EDA技术自顶向下的设计方法,提出了一个多功能数字钟的设计方案,采用VerlogHDL语言设计了数字钟系统的各个模块,在QuartusII开发平台下进行了编译、仿真、下载,实现了基本计时显示和设置、调整时间、闹钟和秒表功能。
-
关键词
FPGA
Verlog
HDL
Quartus
II
数字钟
-
Keywords
FPGA Verlog HDL
Quartus Ⅱ
digital clock
-
分类号
TP312
[自动化与计算机技术—计算机软件与理论]
TH714.51
[机械工程—测试计量技术及仪器]
-
