-
题名基于FCM flow的小规模数字电路芯片测试
- 1
-
-
作者
崔震
周立阳
刘萌
赵禹
王学德
-
机构
思瑞浦微电子科技(上海)有限责任公司
-
出处
《电子技术应用》
2023年第8期24-29,共6页
-
文摘
随着芯片工艺的不断演进,数字芯片的规模急剧增加,测试成本进一步增加。目前先进的DFT技术已应用于大规模SoC芯片的测试,包括扫描路径设计、JTAG、ATPG(自动测试向量生成)等。但对于一些小规模集成电路,插入扫描链等测试电路会增加芯片面积并增加额外的功耗。对于这种芯片,功能case生成的pattern可用于检测制造缺陷和故障。因此,需要一些方法来验证覆盖率是否达到了目标。Verisium manager工具依靠Xcelium的故障仿真引擎和Jasper功能安全验证应用程序(FSV)可以解决这个问题。它为ATE(自动测试设备)pattern的覆盖率分析提供了一个新的思路。
-
关键词
DFT
覆盖率
verisium
manager
Xcelium
fault
simulator
JASPER
-
Keywords
DFT
coverage
verisium manager
Xcelium fault simulator
Jasper
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
-
题名使用Cadence AI技术加速验证效率提升
- 2
-
-
作者
徐加山
姚舒雨
徐志磊
-
机构
深圳市中兴微电子技术有限公司
上海楷登电子科技有限公司
-
出处
《电子技术应用》
2024年第8期32-36,共5页
-
文摘
随着硬件设计规模和复杂程度的不断增加,验证收敛的挑战难度不断增大,单纯依靠增加CPU核数量并行测试的方法治标不治本。如何在投片前做到验证关键指标收敛,是验证工程师面对的难题。为解决这一难题,提出了采用人工智能驱动的验证EDA工具和生成式大模型两种提效方案,其中EDA工具有Cadence利用人工智能驱动的Verisium apps和采用机器学习技术Xcelium ML,前者用来提升验证故障定位效率,包括Verisium AutoTriage、Verisium SemanticDiff、Verisium WaveMiner等,后者可用来提升验证覆盖率收敛效率。生成式大模型可辅助智能debug和自动生成验证用例,主要介绍各实现方案,并给出了项目实验提升结果。
-
关键词
IC验证
人工智能
verisium
apps
效率提升
-
Keywords
IC verification
AI
verisium apps
efficiency improvement
-
分类号
TN402
[电子电信—微电子学与固体电子学]
-
