期刊导航
期刊开放获取
vip
退出
期刊文献
+
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
任意字段
题名或关键词
题名
关键词
文摘
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
检索
高级检索
期刊导航
共找到
5
篇文章
<
1
>
每页显示
20
50
100
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
显示方式：
文摘
详细
列表
相关度排序
被引量排序
时效性排序
Verilog Testbench设计技巧和策略
被引量：
7
1
作者
李瑛
张盛兵
高德远
《计算机工程与应用》
CSCD
北大核心
2003年第10期128-130,共3页
仿真Testbench的设计是Top-Down流程中非常关键的一个环节,但是很多设计者却感到困难较大。实际上,verilogHDL有着较强的行为建模能力,可以方便地写出更加高效、简洁的行为模型。论文结合一个ATM测试平台的Testbench设计,讨论了Testbenc...
仿真Testbench的设计是Top-Down流程中非常关键的一个环节,但是很多设计者却感到困难较大。实际上,verilogHDL有着较强的行为建模能力,可以方便地写出更加高效、简洁的行为模型。论文结合一个ATM测试平台的Testbench设计,讨论了Testbench的结构和总线功能模型(BFM),并对使用BFM模型进行Testbench设计的策略和方法进行了探讨,希望能对广大设计者有所帮助。
展开更多
关键词
verilog
testbench
C语言
程序设计
bfm
模型
功能仿真
专用集成电路
在线阅读
下载PDF
职称材料
Testbench设计技巧研究
2
作者
林思夏
薛毅飞
姜薇
《电脑知识与技术》
2009年第5期3560-3563,共4页
Testbench的设计是仿真和验证数字逻辑设计的标准方法也是设计过程中的必要环节，简单高效的Testbench可以帮助设计者完成复杂工作。该文主要从Testbench的功能结构入手，研究了如何将文件化分为功能模块和实现模块的设计技巧．并通过一...
Testbench的设计是仿真和验证数字逻辑设计的标准方法也是设计过程中的必要环节，简单高效的Testbench可以帮助设计者完成复杂工作。该文主要从Testbench的功能结构入手，研究了如何将文件化分为功能模块和实现模块的设计技巧．并通过一个FIFO的实例将这些功能模块组合成一个完整的Testbench。
展开更多
关键词
testbench
仿真
验证
功能模块
在线阅读
下载PDF
职称材料
用于DVD伺服控制的EFM/EFM+解调器的设计
3
作者
夏军
袁丽霞
邹雪城
《电子学报》
EI
CAS
CSCD
北大核心
2005年第1期150-153,共4页
本文介绍了一种EFM/EFM +解调器的设计和实现 .该解调器用于DVD光盘伺服控制 ,对读入的CD和DVD数据分别实现 14 - 8和 16 - 8解调 .文中通过对其工作原理和实际应用的分析 ,给出其最终实现方案 .并用Verilog硬件描述语言完成整个解调器...
本文介绍了一种EFM/EFM +解调器的设计和实现 .该解调器用于DVD光盘伺服控制 ,对读入的CD和DVD数据分别实现 14 - 8和 16 - 8解调 .文中通过对其工作原理和实际应用的分析 ,给出其最终实现方案 .并用Verilog硬件描述语言完成整个解调器的设计工作 .功能仿真和FPGA验证表明 ,设计成功 .
展开更多
关键词
EFM/EFM+
解调器
verilog
功能仿真
FPGA验证
在线阅读
下载PDF
职称材料
基于ARM核的片上可编程系统的功能验证
4
作者
金轶丰
《计算机工程》
EI
CAS
CSCD
北大核心
2005年第6期192-194,共3页
介绍了一种快速准确的片上系统验证方法。这种方法改善了针对当今高性能的系统设计的验证过程,从而减少了开发整个系统所需要的成本。
关键词
验证
verilog
硬件描述语言
AHB
总线功能模型
测试基
在线阅读
下载PDF
职称材料
一种可重用的验证平台在核电FPGA仿真测试中的应用
5
作者
董玲玲
许先音
李梦林
《自动化博览》
2019年第12期84-88,共5页
基于FPGA开发的核电数字化仪控系统(DCS)应用环境苛刻,功能性的故障可能引起误操作,进而引发灾难性的后果,因此对FPGA开发的软件功能的测试尤为重要。传统的界面仿真测试验证效率低、可重用性差,而采用验证方法学的验证平台的搭建又较...
基于FPGA开发的核电数字化仪控系统(DCS)应用环境苛刻,功能性的故障可能引起误操作,进而引发灾难性的后果,因此对FPGA开发的软件功能的测试尤为重要。传统的界面仿真测试验证效率低、可重用性差,而采用验证方法学的验证平台的搭建又较为繁琐,用时较多,不能满足项目时间的要求。本文提出一种基于System Verilog搭建的可重用的验证平台,采用虚拟端口方法模拟外部芯片接口的功能,最后采用批处理的方式开启验证平台,实现自动化的仿真测试,其接口模型、算法库及验证平台自启动的框架可在不同的项目测试中使用,实现可重用性。该平台已在公司的核电站仪控系统产品的验证中得到成功应用,缩短了测试时间,并满足安全级产品认证的要求。
展开更多
关键词
验证平台
System
verilog
重用性
仿真验证
在线阅读
下载PDF
职称材料
题名
Verilog Testbench设计技巧和策略
被引量：
7
1
作者
李瑛
张盛兵
高德远
机构
西北工业大学航空微电子中心
出处
《计算机工程与应用》
CSCD
北大核心
2003年第10期128-130,共3页
文摘
仿真Testbench的设计是Top-Down流程中非常关键的一个环节,但是很多设计者却感到困难较大。实际上,verilogHDL有着较强的行为建模能力,可以方便地写出更加高效、简洁的行为模型。论文结合一个ATM测试平台的Testbench设计,讨论了Testbench的结构和总线功能模型(BFM),并对使用BFM模型进行Testbench设计的策略和方法进行了探讨,希望能对广大设计者有所帮助。
关键词
verilog
testbench
C语言
程序设计
bfm
模型
功能仿真
专用集成电路
Keywords
verilog
,
testbench
,
bfm
,
function simulation
,
verification
分类号
TP311.1 [自动化与计算机技术—计算机软件与理论]
TN492 [电子电信—微电子学与固体电子学]
在线阅读
下载PDF
职称材料
题名
Testbench设计技巧研究
2
作者
林思夏
薛毅飞
姜薇
机构
中国矿业大学计算机科学与技术学院
出处
《电脑知识与技术》
2009年第5期3560-3563,共4页
文摘
Testbench的设计是仿真和验证数字逻辑设计的标准方法也是设计过程中的必要环节，简单高效的Testbench可以帮助设计者完成复杂工作。该文主要从Testbench的功能结构入手，研究了如何将文件化分为功能模块和实现模块的设计技巧．并通过一个FIFO的实例将这些功能模块组合成一个完整的Testbench。
关键词
testbench
仿真
验证
功能模块
Keywords
testbench
simulation
verification
function
al modules
分类号
TP311 [自动化与计算机技术—计算机软件与理论]
在线阅读
下载PDF
职称材料
题名
用于DVD伺服控制的EFM/EFM+解调器的设计
3
作者
夏军
袁丽霞
邹雪城
机构
华中科技大学电子科学与技术系
出处
《电子学报》
EI
CAS
CSCD
北大核心
2005年第1期150-153,共4页
文摘
本文介绍了一种EFM/EFM +解调器的设计和实现 .该解调器用于DVD光盘伺服控制 ,对读入的CD和DVD数据分别实现 14 - 8和 16 - 8解调 .文中通过对其工作原理和实际应用的分析 ,给出其最终实现方案 .并用Verilog硬件描述语言完成整个解调器的设计工作 .功能仿真和FPGA验证表明 ,设计成功 .
关键词
EFM/EFM+
解调器
verilog
功能仿真
FPGA验证
Keywords
EFM/EFM+
demodulator
verilog
function
al
simulation
FPGA
verification
分类号
TN763 [电子电信—电路与系统]
在线阅读
下载PDF
职称材料
题名
基于ARM核的片上可编程系统的功能验证
4
作者
金轶丰
机构
上海交通大学微电子学院
华东计算技术研究所
出处
《计算机工程》
EI
CAS
CSCD
北大核心
2005年第6期192-194,共3页
文摘
介绍了一种快速准确的片上系统验证方法。这种方法改善了针对当今高性能的系统设计的验证过程,从而减少了开发整个系统所需要的成本。
关键词
验证
verilog
硬件描述语言
AHB
总线功能模型
测试基
Keywords
verification
verilog
HDL
AHB
bfm
testbench
分类号
TP306 [自动化与计算机技术—计算机系统结构]
在线阅读
下载PDF
职称材料
题名
一种可重用的验证平台在核电FPGA仿真测试中的应用
5
作者
董玲玲
许先音
李梦林
机构
北京广利核系统工程有限公司
出处
《自动化博览》
2019年第12期84-88,共5页
文摘
基于FPGA开发的核电数字化仪控系统(DCS)应用环境苛刻,功能性的故障可能引起误操作,进而引发灾难性的后果,因此对FPGA开发的软件功能的测试尤为重要。传统的界面仿真测试验证效率低、可重用性差,而采用验证方法学的验证平台的搭建又较为繁琐,用时较多,不能满足项目时间的要求。本文提出一种基于System Verilog搭建的可重用的验证平台,采用虚拟端口方法模拟外部芯片接口的功能,最后采用批处理的方式开启验证平台,实现自动化的仿真测试,其接口模型、算法库及验证平台自启动的框架可在不同的项目测试中使用,实现可重用性。该平台已在公司的核电站仪控系统产品的验证中得到成功应用,缩短了测试时间,并满足安全级产品认证的要求。
关键词
验证平台
System
verilog
重用性
仿真验证
Keywords
testbench
System
verilog
Reusable
simulation
verification
分类号
TN791 [电子电信—电路与系统]
TM623 [电气工程—电力系统及自动化]
在线阅读
下载PDF
职称材料
题名
作者
出处
发文年
被引量
操作
1
Verilog Testbench设计技巧和策略
李瑛
张盛兵
高德远
《计算机工程与应用》
CSCD
北大核心
2003
7
在线阅读
下载PDF
职称材料
2
Testbench设计技巧研究
林思夏
薛毅飞
姜薇
《电脑知识与技术》
2009
0
在线阅读
下载PDF
职称材料
3
用于DVD伺服控制的EFM/EFM+解调器的设计
夏军
袁丽霞
邹雪城
《电子学报》
EI
CAS
CSCD
北大核心
2005
0
在线阅读
下载PDF
职称材料
4
基于ARM核的片上可编程系统的功能验证
金轶丰
《计算机工程》
EI
CAS
CSCD
北大核心
2005
0
在线阅读
下载PDF
职称材料
5
一种可重用的验证平台在核电FPGA仿真测试中的应用
董玲玲
许先音
李梦林
《自动化博览》
2019
0
在线阅读
下载PDF
职称材料
已选择
0
条
导出题录
引用分析
参考文献
引证文献
统计分析
检索结果
已选文献
上一页
1
下一页
到第
页
确定
用户登录
登录
IP登录
使用帮助
返回顶部
