具有拥塞缓解策略的动态虚拟通道研究及其VLSI实现 被引量：8

1

作者 赖明澈 王志英 +1 位作者 郭建军 戴葵 《计算机学报》 EI CSCD 北大核心 2008年第11期2026-2037,共12页

虚拟通道技术改善了片上网络性能,却带来了巨大的面积与功耗开销.通过分析静态虚拟通道的不足,提出了基于拥塞缓解策略的动态虚拟通道结构.它采用链表方式组织缓冲,可以自动调整通道结构来适应各种流量负载:在较低流量下,该结构扩展通... 虚拟通道技术改善了片上网络性能,却带来了巨大的面积与功耗开销.通过分析静态虚拟通道的不足,提出了基于拥塞缓解策略的动态虚拟通道结构.它采用链表方式组织缓冲,可以自动调整通道结构来适应各种流量负载:在较低流量下,该结构扩展通道队列深度,减小了报文传输延迟;在较高流量下,它增加虚拟通道数量,消除队列头阻塞与通道不足阻塞,并缓解拥塞现象发生,减少流反馈次数,提高了网络吞吐率.在90nm CMOS工艺下完成了DVC路由器的VLSI设计,与传统路由器相比,不仅改善了报文传输延迟与吞吐率,而且有效降低了面积与功耗开销. 展开更多

关键词 片上网络 虚拟通道 延迟 吞吐率 vlsi实现

在线阅读 下载PDF 职称材料

一种H.264帧内预测模式判决算法及VLSI实现体系 被引量：4

2

作者 黄凯 秦兴 +1 位作者 严晓浪 葛海通 《电子学报》 EI CAS CSCD 北大核心 2007年第2期207-211,共5页

17种预测模式和率失真优化模式判决极大的增加了H.264帧内编码器硬件设计的复杂度.目前的模式判决快速算法能大量减少模式判决的复杂度,但却不易于硬件实现.本文在Sobel边缘检测模式判决算法的基础上,提出了一种面向VLSI实现的模式判决... 17种预测模式和率失真优化模式判决极大的增加了H.264帧内编码器硬件设计的复杂度.目前的模式判决快速算法能大量减少模式判决的复杂度,但却不易于硬件实现.本文在Sobel边缘检测模式判决算法的基础上,提出了一种面向VLSI实现的模式判决优化算法.该算法通过修改16×16宏块部分像素的Sobel边缘检测算子来减少存储器读取次数,优化预测模式区域的范围来减少硬件设计复杂度,并采用变换后残差绝对值和(SATD)来简化编码代价判决运算.实验结果表明,采用该算法的帧内硬件编码器可以在确保编码质量的前提下,显著降低硬件实现复杂度和提高编码器效率. 展开更多

关键词 H.264 帧内编码 模式判决 vlsi实现

在线阅读 下载PDF 职称材料

DCT快速算法及其VLSI实现 被引量：3

3

作者 陈禾 毛志刚 叶以正 《信号处理》 CSCD 1998年第A12期62-70,共9页

现在离散余弦变换（DCT）发展很快，本文概述了DCT的各种快速算法及其发展，将DCT算法进行了分类。文中详细地综述了适合于VLSI实现的各种DCT算法结构，并对这一领域的发展及应用前景进行了探讨。

关键词 离散余弦变换 快速算法 vlsi实现 数字信号处理

在线阅读 下载PDF 职称材料

一种基于LMS算法的天线阵通道失配校正技术及VLSI实现 被引量：2

4

作者 杜勇 韩方景 +1 位作者 韩方剑 张长隆 《现代电子技术》 2005年第23期29-31,共3页

天线阵各通道之间的通道失配(幅相特性不一致)会严重影响阵列信号处理的性能[1,2],为此在进行阵列信号处理前必须对各通道的幅相特性进行均衡。本文针对天线阵通道之间与频率无关的恒定通道失配问题,提出了一种基于LMS算法的易于工程实... 天线阵各通道之间的通道失配(幅相特性不一致)会严重影响阵列信号处理的性能[1,2],为此在进行阵列信号处理前必须对各通道的幅相特性进行均衡。本文针对天线阵通道之间与频率无关的恒定通道失配问题,提出了一种基于LMS算法的易于工程实现的通道校正技术。计算机仿真结果表明,采用这种技术可以很好地校正与频率无关的通道失配。本文最后还给出了该算法在VLSI(超大规模集成电路)平台上的实现结构。 展开更多

关键词 通道失配 校正 LMS算法 vlsi实现

在线阅读 下载PDF 职称材料

矢量量化算法的VLSI实现结构 被引量：2

5

作者 王妙锋 郭立 刘璐 《电路与系统学报》 CSCD 北大核心 2006年第6期61-64,共4页

本文通过将全搜索矢量量化算法(FullSearchVectorQuantization)的计算转换成内积(innerproduct)运算,并利用Baugh-Wooley算法,阐述了FSVQ算法的一种新的有效的基于二进制补码的VLSI实现结构。由于该结构的规则性(regularity)和模块性(mo... 本文通过将全搜索矢量量化算法(FullSearchVectorQuantization)的计算转换成内积(innerproduct)运算,并利用Baugh-Wooley算法,阐述了FSVQ算法的一种新的有效的基于二进制补码的VLSI实现结构。由于该结构的规则性(regularity)和模块性(modularity),它可以被高效地应用在语音、图像、和视频编码的VLSI实现中。 展开更多

关键词 矢量量化 内积运算 脉动阵列 vlsi实现

在线阅读 下载PDF 职称材料

CMMB系统中的LDPC码性能分析及译码器VLSI实现(英文)

6

作者 刘海洋 张浩 +1 位作者 曲文泽 陈杰 《系统仿真学报》 CAS CSCD 北大核心 2011年第4期798-802,共5页

对CMMB标准中的LDPC码进行了研究。分析了该标准中两种不同码率的LDPC码采用和-积算法和最小-和算法的浮点性能,得出在相同迭代次数的条件下最小-和算法的性能接近和-积算法。选择最小-和算法进行VLSI实现,并提出了一种有效的量化方案... 对CMMB标准中的LDPC码进行了研究。分析了该标准中两种不同码率的LDPC码采用和-积算法和最小-和算法的浮点性能,得出在相同迭代次数的条件下最小-和算法的性能接近和-积算法。选择最小-和算法进行VLSI实现,并提出了一种有效的量化方案。仿真结果表明,量化后的性能相对于浮点运算的性能几乎没有性能损失。此外,设计了LDPC译码器的VLSI结构并且在Altera Stratix II EP2S130器件上进行了综合验证。综合结果表明,设计的译码器的最大时钟频率为90.7 MHz,在该频率下可以达到49.1 Mbps的高吞吐率,完全满足CMMB标准要求。 展开更多

关键词 LDPC码 CMMB 和-积算法 最小-和算法 量化方案 vlsi实现

原文传递

高频率、低成本的SHA-256算法VLSI实现

7

作者 应建华 罗柳平 《微电子学与计算机》 CSCD 北大核心 2011年第5期28-31,共4页

SHA-256安全散列算法广泛应用于数据完整性校验及数字签名等领域.为满足安全SoC系统对SHA-256高工作频率和低硬件成本的设计需求,提出了一种新颖的SHA-256 VLSI实现方法,通过分解算法实现步骤,进而缩短关键路径,节省硬件资源.采用SMIC 0... SHA-256安全散列算法广泛应用于数据完整性校验及数字签名等领域.为满足安全SoC系统对SHA-256高工作频率和低硬件成本的设计需求,提出了一种新颖的SHA-256 VLSI实现方法,通过分解算法实现步骤,进而缩短关键路径,节省硬件资源.采用SMIC 0.13μm CMOS工艺综合实现,结果表明其最高工作频率达334.5MHz,资源消耗减少了70%. 展开更多

关键词 SHA-256算法 vlsi实现 关键路径 面积优化

在线阅读 下载PDF 职称材料

GPS/Galileo双模捕获引擎的VLSI实现 被引量：4

8

作者 刘彬 巴晓辉 陈杰 《国外电子测量技术》 2010年第9期77-80,共4页

随着卫星导航进入多星座时代,兼容GPS和Galileo的双模接收机成为目前卫星导航接收机设计的热点。捕获是卫星导航接收机基带信号处理的关键部分之一。本文通过对两种信号捕获算法的分析,提出了一种可以兼容GPS和Galileo信号的捕获引擎的V... 随着卫星导航进入多星座时代,兼容GPS和Galileo的双模接收机成为目前卫星导航接收机设计的热点。捕获是卫星导航接收机基带信号处理的关键部分之一。本文通过对两种信号捕获算法的分析,提出了一种可以兼容GPS和Galileo信号的捕获引擎的VLSI结构。该结构兼顾了GPS和Galileo的信号特点,可以对GPS信号进行时域并行搜索和对Galileo信号进行时域部分并行搜索。最后给出了该结构各个组成单元的设计方法,在Altera公司的EP2S180FPGA器件上验证通过,并在0.18μm的CMOS工艺下综合,电路规模是3514231平方微米。 展开更多

关键词 快速捕获 匹配滤波器 GPS Galileo双模 vlsi实现

在线阅读 下载PDF 职称材料

IEEE 802.16e小区搜索算法的VLSI实现

9

作者 曲文泽 刘海洋 +2 位作者 亓中瑞 邱昕 陈杰 《微电子学与计算机》 CSCD 北大核心 2010年第2期26-29,33,共5页

小区搜索是IEEE802.16e系统的关键技术之一.由此提出了一种低复杂度的快速联合小区搜索和整数倍频偏估计算法的VLSI结构.该结构采用差分估计方法,有效地解决了频率选择性衰落信道对检测性能的影响.详细描述了该结构的各组成单元和设计方... 小区搜索是IEEE802.16e系统的关键技术之一.由此提出了一种低复杂度的快速联合小区搜索和整数倍频偏估计算法的VLSI结构.该结构采用差分估计方法,有效地解决了频率选择性衰落信道对检测性能的影响.详细描述了该结构的各组成单元和设计方法,并在Altera公司的EP2S130器件上进行了仿真综合验证.验证结果表明,该模块最高工作频率为103.7MHz,能够正常应用于IEEE802.16e接收机或其他类似通信系统. 展开更多

关键词 IEEE 802.16e OFDMA 小区搜索 同步 整数倍频偏 vlsi实现

在线阅读 下载PDF 职称材料

低面积低功耗的定点数指数计算方法及其VLSI实现

10

作者 吕飞 梁杏成 +2 位作者 张冷 王宇 罗元勇 《金陵科技学院学报》 2023年第2期15-22,共8页

现有的坐标旋转数字计算机(CORDIC)算法计算二进指数时,需要采用乘法器进行换底操作,增大了硬件消耗。为了解决此问题,提出了全新的可直接用于计算二进指数的二元双曲旋转CORDIC(BHR CORDIC)算法,得到了定点数指数计算单元,并将其描述成... 现有的坐标旋转数字计算机(CORDIC)算法计算二进指数时,需要采用乘法器进行换底操作,增大了硬件消耗。为了解决此问题,提出了全新的可直接用于计算二进指数的二元双曲旋转CORDIC(BHR CORDIC)算法,得到了定点数指数计算单元,并将其描述成Verilog硬件描述语言(HDL)。基于65 nm互补金属氧化物半导体(CMOS)工艺,对提出的定点数指数计算单元进行综合,结果表明:相较于现有技术,基于BHR CORDIC定点数指数计算单元的超大规模集成电路(VLSI)的实现,可节约11.92%的面积和7.63%的功耗,且频率提升2.45%。 展开更多

关键词 定点数指数 二进双曲旋转CORDIC vlsi实现 面积 功耗

在线阅读 下载PDF 职称材料

一种高速自适应Reed-Solomon译码结构及其VLSI优化实现 被引量：4

11

作者 邱昕 张浩 +2 位作者 亓中瑞 刘壹 陈杰 《电子与信息学报》 EI CSCD 北大核心 2009年第2期484-488,共5页

该文给出了一种自适应Reed-Solomon(RS)译码器结构。该结构可以自适应地处理长度变化的截短码编码数据块,适合于高速译码处理。该结构使译码处理不受数据块间隙长短的约束,既可以处理独立的编码数据块也可以处理连续发送的编码数据块。... 该文给出了一种自适应Reed-Solomon(RS)译码器结构。该结构可以自适应地处理长度变化的截短码编码数据块,适合于高速译码处理。该结构使译码处理不受数据块间隙长短的约束,既可以处理独立的编码数据块也可以处理连续发送的编码数据块。另外本译码器结构可以保证输出数据块间隔信息的完整性,满足无线通信和以太网中特殊业务的要求。本文还基于该结构对RS(255,239)译码器予以实现,该译码器经过Synopsys综合工具综合并用TSMC 0.18μm CMOS工艺实现,测试结果验证了该译码器的自适应功能和译码正确性,其端口处理速率可达1.6Gb/s。 展开更多

关键词 REED-SOLOMON 译码器 自适应译码 vlsi实现

在线阅读 下载PDF 职称材料

抗差分功耗分析和差分故障分析的AES算法VLSI设计与实现 被引量：3

12

作者 韩军 曾晓洋 赵佳 《通信学报》 EI CSCD 北大核心 2010年第1期20-29,共10页

提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案,该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施。在保证硬件安全性的前提下,采用将128bit运算分成4次32bit运算、模块复用、优化运算次序等方法降... 提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案,该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施。在保证硬件安全性的前提下,采用将128bit运算分成4次32bit运算、模块复用、优化运算次序等方法降低了硬件实现成本,同时使用3级流水线结构提高了硬件实现的速度和吞吐率。基于以上技术设计的AESIP核不仅具有抗双重旁道攻击的能力,而且拥有合理的硬件成本和运算性能。 展开更多

关键词 信息安全 抗攻击算法 vlsi实现 旁道攻击 先进加密标准

在线阅读 下载PDF 职称材料

2.5Gb/s Reed-Solomon译码器的VLSI优化实现 被引量：3

13

作者 胡庆生 王志功 +1 位作者 张军 肖洁 《电路与系统学报》 CSCD 北大核心 2005年第2期57-65,共9页

研究了基于改进的欧氏算法的高速Reed-Solomon(255,239)译码器的VLSI优化实现。采用管线方式减少关键方程获取模块中的有限域乘法器数量,并对乘法器结构进行优化。同时提出了基于全局优化的公共项提取算法,并用该算法对伴随式计算模块... 研究了基于改进的欧氏算法的高速Reed-Solomon(255,239)译码器的VLSI优化实现。采用管线方式减少关键方程获取模块中的有限域乘法器数量,并对乘法器结构进行优化。同时提出了基于全局优化的公共项提取算法,并用该算法对伴随式计算模块进行优化。结果表明,与直接实现方法相比,关键方程模块的面积节省了约30%,用于伴随式计算的各单元电路面积也普遍减少20%以上。该Reed-Solomon译码器已用Synopsys综合工具综合并用TSMC0.25μm CMOS工艺实现,其端口处理速率可达2.5Gb/s。 展开更多

关键词 REED Solomon译码器 有限域乘法器 结构优化 vlsi实现

在线阅读 下载PDF 职称材料

视频插值算法及其VLSI结构实现

14

作者 刘鹏 张岩 《计算机工程》 EI CAS CSCD 北大核心 2006年第11期29-31,共3页

提出一种基于三角分析和高频补偿的视频插值算法及其VLSI实现方法。三角分析能够检测并保护视频图像中的边缘信息;高频补偿技术用来进一步改善插值结果图像的视觉效果。算法的规则性决定了对应的VLSI结构的规则性、紧凑性和视频信号处... 提出一种基于三角分析和高频补偿的视频插值算法及其VLSI实现方法。三角分析能够检测并保护视频图像中的边缘信息;高频补偿技术用来进一步改善插值结果图像的视觉效果。算法的规则性决定了对应的VLSI结构的规则性、紧凑性和视频信号处理的高速度。此算法和它对应的VLSI结构有实用价值。用0.18μm CMOS工艺实现VLSI结构。仿真实验结果表明,用此算法获得的插值结果图像在主观视觉效果和客观评价指标上优于传统的插值算法。VLSI芯片工作在100MHz频率、1.98V电压下,此结构的功耗为18.96mW。 展开更多

关键词 视频插值 三角分析 高频补偿 vlsi实现 视觉效果

在线阅读 下载PDF 职称材料

椭圆曲线密码处理器的高效VLSI设计与实现 被引量：2

15

作者 韩永相 白国强 陈弘毅 《微电子学与计算机》 CSCD 北大核心 2007年第12期1-5,共5页

采用复合式硬件设计方法,通过数学公式推导和电路结构设计,完成了一款GF(2m)域椭圆曲线密码处理器的高效VLSI实现。以低成本为目标,对算术逻辑模块的乘法、约减、平方、求逆,以及控制电路模块都进行了优化设计。按照椭圆曲线密码的不同... 采用复合式硬件设计方法,通过数学公式推导和电路结构设计,完成了一款GF(2m)域椭圆曲线密码处理器的高效VLSI实现。以低成本为目标,对算术逻辑模块的乘法、约减、平方、求逆,以及控制电路模块都进行了优化设计。按照椭圆曲线密码的不同运算层次,设计了不同层次的控制电路。该处理器综合在中芯国际SMIC0.18μm标准工艺库上,比相关研究的芯片面积节省48%,同时保证了很快的速度。 展开更多

关键词 椭圆曲线密码(ECC) 有限域算术 多倍点运算 vlsi实现

在线阅读 下载PDF 职称材料

面向嵌入式应用的DMA控制器的VLSI设计与实现

16

作者 杨焱 《微计算机应用》 2007年第2期158-162,共5页

分析了DMA控制器在嵌入式系统中的应用需求,介绍了一种有实用价值的按软硬件协同方式工作的嵌入式DMA控制器,设计实现了一种由嵌入式软件触发的VLSI电路结构,基于DSP&CPU体系结构的MPEG—2算法仿真表明,该结构达到了很好的算法优化... 分析了DMA控制器在嵌入式系统中的应用需求,介绍了一种有实用价值的按软硬件协同方式工作的嵌入式DMA控制器,设计实现了一种由嵌入式软件触发的VLSI电路结构,基于DSP&CPU体系结构的MPEG—2算法仿真表明,该结构达到了很好的算法优化结果。可有效提高多媒体运算的速度,满足实时处理要求。 展开更多

关键词 DMA控制器 嵌入式系统 vlsi实现 协同设计

在线阅读 下载PDF 职称材料

椭圆曲线密码和密码杂凑算法的VLSI实现技术研究

17

《中国科技成果》 2013年第11期22-23,共2页

该成果系统性地解决了如何利用集成电路技术实现椭圆曲线密码（ECC）算法的问题。ECC算法是基于椭圆曲线有限群的一类公钥密码算法的总称，是比RSA公钥密码算法更先进的一类算法，160和256比特密钥长的ECC算法其安全性分别相当于1024比... 该成果系统性地解决了如何利用集成电路技术实现椭圆曲线密码（ECC）算法的问题。ECC算法是基于椭圆曲线有限群的一类公钥密码算法的总称，是比RSA公钥密码算法更先进的一类算法，160和256比特密钥长的ECC算法其安全性分别相当于1024比特和2048比特的RSA算法。 展开更多

关键词 椭圆曲线密码 集成电路技术 杂凑算法 vlsi实现 公钥密码算法 ECC算法 RSA算法 有限群

原文传递

一种高性能QAM解调器的设计与实现 被引量：3

18

作者 李庆 吴川 +1 位作者 邓运松 曾晓洋 《计算机工程与应用》 CSCD 北大核心 2008年第12期85-87,97,共4页

提出了一种适用于DVB-C标准的高性能QAM解调器。通过采用改进的解调算法并优化其VLSI实现结构,该设计在现场测试中不仅取得良好的性能并且节约了硬件资源。该解调器支持4/16/32/64/128/256QAM六种调制模式,符号率1～7MSps范围内连续可调... 提出了一种适用于DVB-C标准的高性能QAM解调器。通过采用改进的解调算法并优化其VLSI实现结构,该设计在现场测试中不仅取得良好的性能并且节约了硬件资源。该解调器支持4/16/32/64/128/256QAM六种调制模式,符号率1～7MSps范围内连续可调,具有高灵敏度以及可捕获最大达±700kHz的载波频偏。实现结果表明该文设计的解调器非常适合于低成本的有线电缆系统。 展开更多

关键词 QAM解调器 vlsi实现 载波恢复 自适应均衡

在线阅读 下载PDF 职称材料

Turbo码译码器VLSI结构的研究

19

作者 楼喜中 毛志刚 毕云龙 《微处理机》 2006年第2期16-19,共4页

探讨了Turbo码Log-MAP译码算法的VLSI实现技术。着重研究了计算状态度量的加比选结构以及实现MAP算法的滑窗法,并对整体译码方案进行了描述。还提出了可行的实现方案。通过实验仿真表明所用的方案能够达到精度要求。

关键词 TURBO码 Log—MAP译码 vlsi实现 纠错码

在线阅读 下载PDF 职称材料

一种Montgomery模乘算法硬件实现的改进电路 被引量：1

20

作者 张怡浩 田则 +1 位作者 于敦山 盛世敏 《北京大学学报（自然科学版）》 CAS CSCD 北大核心 2004年第1期80-84,共5页

速度与面积是数字集成电路设计的两个重要目标 ,由于它们之间通常是一种相互制约的关系 ,所以往往要在一定程度上进行折中。作者提出的改进方法可以在几乎不增加硬件面积的条件下有效地提高速度。

关键词 MONTGOMERY RSA vlsi硬件实现

在线阅读 下载PDF 职称材料