期刊文献+
共找到109篇文章
< 1 2 6 >
每页显示 20 50 100
A VLSI Algorithm for Calculating the Tree to Tree Distance
1
作者 徐美瑞 刘小林 《Journal of Computer Science & Technology》 SCIE EI CSCD 1993年第1期68-76,共9页
Given two ordered,labeled trees β and α,to find the distance from tree β to tree α is an important problem in many fields,for example,the pattern recognition field.In this paper,a VLSI algorithm for calculating th... Given two ordered,labeled trees β and α,to find the distance from tree β to tree α is an important problem in many fields,for example,the pattern recognition field.In this paper,a VLSI algorithm for calculating the tree-to-tree distance is presented.The computation structure of the algorithm is a 2-D Mesh with the size m*n-and the time is O(m+n),where m,n are the numbers of nodes of the tree β and tree α,respectively. 展开更多
关键词 vlsi algorithm tree-to-tree distance mesh pattern recognition
原文传递
Optimization of Thermal Aware VLSI Non-Slicing Floorplanning Using Hybrid Particle Swarm Optimization Algorithm-Harmony Search Algorithm
2
作者 Sivaranjani Paramasivam Senthilkumar Athappan +1 位作者 Eswari Devi Natrajan Maheswaran Shanmugam 《Circuits and Systems》 2016年第5期562-573,共12页
Floorplanning is a prominent area in the Very Large-Scale Integrated (VLSI) circuit design automation, because it influences the performance, size, yield and reliability of the VLSI chips. It is the process of estimat... Floorplanning is a prominent area in the Very Large-Scale Integrated (VLSI) circuit design automation, because it influences the performance, size, yield and reliability of the VLSI chips. It is the process of estimating the positions and shapes of the modules. A high packing density, small feature size and high clock frequency make the Integrated Circuit (IC) to dissipate large amount of heat. So, in this paper, a methodology is presented to distribute the temperature of the module on the layout while simultaneously optimizing the total area and wirelength by using a hybrid Particle Swarm Optimization-Harmony Search (HPSOHS) algorithm. This hybrid algorithm employs diversification technique (PSO) to obtain global optima and intensification strategy (HS) to achieve the best solution at the local level and Modified Corner List algorithm (MCL) for floorplan representation. A thermal modelling tool called hotspot tool is integrated with the proposed algorithm to obtain the temperature at the block level. The proposed algorithm is illustrated using Microelectronics Centre of North Carolina (MCNC) benchmark circuits. The results obtained are compared with the solutions derived from other stochastic algorithms and the proposed algorithm provides better solution. 展开更多
关键词 vlsi Non-Slicing Floorplan Modified Corner List (MCL) algorithm Hybrid Particle Swarm Optimization-Harmony Search algorithm (HPSOHS)
在线阅读 下载PDF
基于GA-SA混合算法的VLSI门阵列布局设计 被引量:2
3
作者 操礼程 杨依忠 +1 位作者 范海秋 解光军 《计算机工程》 EI CAS CSCD 北大核心 2006年第24期260-262,共3页
布局是VLSI布图设计中的关键环节,通常采用随机优化算法。该文采用遗传算法(GA)与模拟退火法(SA)相结合的搜索算法实现VLSI门阵列模式布局,利用遗传算法进行全局搜索,模拟退火法进行局部搜索。进化过程中采用精英保留策略,并对进化结果... 布局是VLSI布图设计中的关键环节,通常采用随机优化算法。该文采用遗传算法(GA)与模拟退火法(SA)相结合的搜索算法实现VLSI门阵列模式布局,利用遗传算法进行全局搜索,模拟退火法进行局部搜索。进化过程中采用精英保留策略,并对进化结果进行有选择的模拟退火操作,这样既加强了局部搜索能力又防止陷入局部最优。在复合布局目标函数中引入对最长线网的惩罚,其收敛速度比以总线长度为单一目标函数的要快。在交叉操作中,对交叉位置的选择采用了一种新的策略,增加了交叉的有效性。实验表明,此算法与简单遗传算法相比,有效地提高了全局搜索能力。 展开更多
关键词 vlsi布局 遗传算法 模拟退火法
在线阅读 下载PDF
二维DCT算法及其优化的VLSI设计 被引量:3
4
作者 魏本杰 刘明业 章晓莉 《计算机工程》 EI CAS CSCD 北大核心 2006年第2期16-18,共3页
提出了一种二维DCT算法及其优化的VLSI设计,即将二维DCT分离成2个一维DCT实现,只需一个一维DCT处理单元即可;进而通过对变换的系数矩阵进行化简,采用流水线技术,使用4个乘法器就可使电路达到高速;该电路结构具有模块化、布线简单、芯片... 提出了一种二维DCT算法及其优化的VLSI设计,即将二维DCT分离成2个一维DCT实现,只需一个一维DCT处理单元即可;进而通过对变换的系数矩阵进行化简,采用流水线技术,使用4个乘法器就可使电路达到高速;该电路结构具有模块化、布线简单、芯片面积小等优点,实验结果表明了VLSI设计的有效性。 展开更多
关键词 二维DCT算法 vlsi设计 流水线 乘法器
在线阅读 下载PDF
DCT快速算法及其VLSI实现 被引量:3
5
作者 陈禾 毛志刚 叶以正 《信号处理》 CSCD 1998年第A12期62-70,共9页
现在离散余弦变换(DCT)发展很快,本文概述了DCT的各种快速算法及其发展,将DCT算法进行了分类。文中详细地综述了适合于VLSI实现的各种DCT算法结构,并对这一领域的发展及应用前景进行了探讨。
关键词 离散余弦变换 快速算法 vlsi实现 数字信号处理
在线阅读 下载PDF
抗差分功耗分析和差分故障分析的AES算法VLSI设计与实现 被引量:3
6
作者 韩军 曾晓洋 赵佳 《通信学报》 EI CSCD 北大核心 2010年第1期20-29,共10页
提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案,该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施。在保证硬件安全性的前提下,采用将128bit运算分成4次32bit运算、模块复用、优化运算次序等方法降... 提出了一种抗差分功耗分析和差分故障分析的AES算法硬件设计与实现方案,该设计主要采用了数据屏蔽和二维奇偶校验方法相结合的防御措施。在保证硬件安全性的前提下,采用将128bit运算分成4次32bit运算、模块复用、优化运算次序等方法降低了硬件实现成本,同时使用3级流水线结构提高了硬件实现的速度和吞吐率。基于以上技术设计的AESIP核不仅具有抗双重旁道攻击的能力,而且拥有合理的硬件成本和运算性能。 展开更多
关键词 信息安全 抗攻击算法 vlsi实现 旁道攻击 先进加密标准
在线阅读 下载PDF
一种随机并行算法及其在VLSI布图中的应用 被引量:6
7
作者 乔长阁 高德远 《西北工业大学学报》 EI CAS CSCD 北大核心 1994年第1期74-78,共5页
在VLSI布图中,有许多可以归结为组合优化的问题,用传统方法解决这类问题时,很容易陷入局部极值.利用一种随机并行算法-Alopex算法,通过将VLSI布图中的一些问题公式化,并选择适当的退火策略和参数值来寻找一个代价... 在VLSI布图中,有许多可以归结为组合优化的问题,用传统方法解决这类问题时,很容易陷入局部极值.利用一种随机并行算法-Alopex算法,通过将VLSI布图中的一些问题公式化,并选择适当的退火策略和参数值来寻找一个代价函数的全局极值以得到最佳结果.通过实例进行了验证,得到了比较好的结果. 展开更多
关键词 组合优化 vlsi 布图 随机并行算法
在线阅读 下载PDF
关于CFAR检测的一个VLSI算法 被引量:1
8
作者 徐美瑞 杜海 《计算机学报》 EI CSCD 北大核心 1996年第1期16-22,共7页
雷达恒虚警率(CFAR)检测有重要实用价值.为大幅度提高检测速度,以满足某些情况下的处理要求,本文提出了一种关于CFAR检测的VLSI并行算法,其计算结构是线性阵列,它采用流水线并行方式处理输入信号,每个信号的处理时... 雷达恒虚警率(CFAR)检测有重要实用价值.为大幅度提高检测速度,以满足某些情况下的处理要求,本文提出了一种关于CFAR检测的VLSI并行算法,其计算结构是线性阵列,它采用流水线并行方式处理输入信号,每个信号的处理时间为O(1). 展开更多
关键词 vlsi 算法 CFAR检测 雷达目标探测
在线阅读 下载PDF
基于遗传算法的VLSI布图规划方法 被引量:3
9
作者 王小港 姚林声 甘骏人 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2002年第3期330-335,共6页
提出了一种有效的基于遗传算法的 VL SI布图规划方法 .在染色体的表达中 ,对软模块不同形状和硬模块的布局方向进行了编码 ,并设计了有效的启发式解码方法进行解码 .测试结果表明 。
关键词 vlsi布图规划 遗传算法 集成电路
在线阅读 下载PDF
遗传算法应用于VLSI布局的研究 被引量:4
10
作者 张良震 刘红 +1 位作者 史亮 秦玮 《电路与系统学报》 CSCD 1999年第3期47-53,共7页
本文是应用遗传算法实现VLSI门阵列模式布局,从建立相应的数学模型人手,提出一个较完备的综合布局目标函数,引入通道拥挤度的概念,从而改变了传统的常以总线长度或刻线数目的单一目标函数,使布局的构形更趋合理。在遗传参数选取方... 本文是应用遗传算法实现VLSI门阵列模式布局,从建立相应的数学模型人手,提出一个较完备的综合布局目标函数,引入通道拥挤度的概念,从而改变了传统的常以总线长度或刻线数目的单一目标函数,使布局的构形更趋合理。在遗传参数选取方面,提出了几种改善收敛性的措施,大大加快了遗传算法的收敛速度。 展开更多
关键词 vlsi布局 遗传算法 设计
在线阅读 下载PDF
一种基于LMS算法的天线阵通道失配校正技术及VLSI实现 被引量:2
11
作者 杜勇 韩方景 +1 位作者 韩方剑 张长隆 《现代电子技术》 2005年第23期29-31,共3页
天线阵各通道之间的通道失配(幅相特性不一致)会严重影响阵列信号处理的性能[1,2],为此在进行阵列信号处理前必须对各通道的幅相特性进行均衡。本文针对天线阵通道之间与频率无关的恒定通道失配问题,提出了一种基于LMS算法的易于工程实... 天线阵各通道之间的通道失配(幅相特性不一致)会严重影响阵列信号处理的性能[1,2],为此在进行阵列信号处理前必须对各通道的幅相特性进行均衡。本文针对天线阵通道之间与频率无关的恒定通道失配问题,提出了一种基于LMS算法的易于工程实现的通道校正技术。计算机仿真结果表明,采用这种技术可以很好地校正与频率无关的通道失配。本文最后还给出了该算法在VLSI(超大规模集成电路)平台上的实现结构。 展开更多
关键词 通道失配 校正 LMS算法 vlsi实现
在线阅读 下载PDF
一种含BCH编解码器的SLC/MLC NAND FLASH控制器的VLSI设计 被引量:11
12
作者 李璐 周海燕 《现代电子技术》 2009年第7期167-170,共4页
为了满足存储器市场对低单比特成本和高存储密度的需求,在一款基于ARM926EJ的片上处理器芯片中,集成了一个可支持SLC/MLC NAND FLASH的控制器。为了纠正FLASH存储器芯片中的随机错误,采用了可纠4比特错误的BCH纠错码,该纠错码非常适应N... 为了满足存储器市场对低单比特成本和高存储密度的需求,在一款基于ARM926EJ的片上处理器芯片中,集成了一个可支持SLC/MLC NAND FLASH的控制器。为了纠正FLASH存储器芯片中的随机错误,采用了可纠4比特错误的BCH纠错码,该纠错码非常适应NAND类型存储器的随机错误特点。该控制器可支持多种类型的NAND FLASH。另外,对一种基于伯利坎普-梅西算法的高效BCH编解码器VLSI结构进行了研究,采用一种简化伯利坎普-梅西算法实现的低复杂度的关键方程解算机消除其速度瓶颈。芯片采用SMIC 0.13μm CMOS工艺。测试结果证明,设计电路完全符合系统规范,性能表现优良。 展开更多
关键词 MLC NAND FLASH控制器 BCH 编解码 伯利坎普-梅西算法 vlsi
在线阅读 下载PDF
低硬件成本的高性能Hash算法加速器VLSI设计 被引量:2
13
作者 顾叶华 曾晓洋 +1 位作者 韩军 张章 《小型微型计算机系统》 CSCD 北大核心 2007年第5期940-943,共4页
本文基于安全Hash算法(SHA-1),提出了一种结构优化的SHA-1硬件加速器.本设计通过改进数据通路,加快了运算单元的速度;同时,采用动态操作数生成的方法,节约了硬件资源.设计采用SMIC0.25μm CMOS工艺综合,其核心电路(core)等效门为16.8k;... 本文基于安全Hash算法(SHA-1),提出了一种结构优化的SHA-1硬件加速器.本设计通过改进数据通路,加快了运算单元的速度;同时,采用动态操作数生成的方法,节约了硬件资源.设计采用SMIC0.25μm CMOS工艺综合,其核心电路(core)等效门为16.8k;在86MHz的工作频率下,其数据吞吐率达1.07Gbps.分析结果显示,该硬件加速器具备低成本和高性能的特点,适用于PDA、智能手机等面积受限的移动设备,具有良好的应用前景. 展开更多
关键词 安全Hash算法SHA-1 低成本 vlsi
在线阅读 下载PDF
一种有效的VLSI布图规划算法 被引量:6
14
作者 王小港 姚林声 甘骏人 《微处理机》 2002年第1期4-7,共4页
提出了一种有效的基于遗传算法的VLSI布图规划方法。在染色体的表达中,对软模块不同形状和硬模块的布局方向进行了编码,并采用了有效的启发式解码方法进行解码。测试结果表明,本算法比已有算法得到了更优的结果。
关键词 vlsi 遗传算法 多目标优化 布图规划算法 超大规模集成电路
在线阅读 下载PDF
一种解决VLSI布局问题的文化基因算法 被引量:1
15
作者 张亚娟 刘寒冰 靳宗信 《科技通报》 北大核心 2013年第12期154-156,共3页
布局是现代VLSI物理设计中十分关键的步骤,其结果会对后续的布线设计产生决定性的影响。针对VLSI布局的最优化搜索问题,分析了目前主要用于布局优化的随机优化算法、蚁群算法、遗传算法、启发式算法和模拟退火算法的优点和局限性,考虑... 布局是现代VLSI物理设计中十分关键的步骤,其结果会对后续的布线设计产生决定性的影响。针对VLSI布局的最优化搜索问题,分析了目前主要用于布局优化的随机优化算法、蚁群算法、遗传算法、启发式算法和模拟退火算法的优点和局限性,考虑到搜索的快速性、全局收敛性和解的最优性,将各种算法进行融合使用,得到初始布局。同时,利用动态多叉树方法进行局部搜索和多层次分类,实现增量式布局。实践表明,该文化基因算法结构清晰,同时又能保证所得解的最优性。 展开更多
关键词 vlsi布局 融合算法 动态多叉树 增量式布局
在线阅读 下载PDF
一个面积优化的高速RS(255,239)译码器VLSI设计 被引量:1
16
作者 张静波 戴显英 +2 位作者 张鹤鸣 胡辉勇 贾大中 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2008年第1期116-120,共5页
基于改进的Euclid算法,提出了一种仅含两个折叠计算单元的结构,并用三级流水线结构整体实现以提高吞吐率.将常规有限域乘法器转化到复合域中实现,降低了芯片的复杂性和关键路径延迟.以RS(255,239)为例,基于TSMC 0.18标准单元库的译码器... 基于改进的Euclid算法,提出了一种仅含两个折叠计算单元的结构,并用三级流水线结构整体实现以提高吞吐率.将常规有限域乘法器转化到复合域中实现,降低了芯片的复杂性和关键路径延迟.以RS(255,239)为例,基于TSMC 0.18标准单元库的译码器电路规模约为20 614门,在相同纠错能力下,该结构相比较于传统的并行脉动阵列结构,其硬件复杂度可减少60%左右. 展开更多
关键词 RS码 流水线结构 Euclid算法 VERILOG HDL 超大规模集成电路
在线阅读 下载PDF
基于DVD应用的流水线RS-PC解码的VLSI设计 被引量:1
17
作者 周云明 刘政林 +1 位作者 于宝东 邹雪城 《电视技术》 北大核心 2003年第9期59-61,共3页
基于DVD数据纠错的应用,设计实现了全程流水线处理的RS-PC解码,采用分解的无逆BM(Berlekamp-Massey)算法和脉动时序控制实现RS解码器的三级流水线处理,采用行列独立的缓冲器和纠错解码器实现行列纠错的两级流水线处理。该RS-PC解码能达... 基于DVD数据纠错的应用,设计实现了全程流水线处理的RS-PC解码,采用分解的无逆BM(Berlekamp-Massey)算法和脉动时序控制实现RS解码器的三级流水线处理,采用行列独立的缓冲器和纠错解码器实现行列纠错的两级流水线处理。该RS-PC解码能达到非常快的处理速度,在行列纠错处理无迭代的情况下,数据率可达到每时钟一个字节。 展开更多
关键词 DVD RS-PC解码 vlsi设计 里得-所罗门乘积码 纠错码 数字视频光盘 超大规模集成电路 数据结构
在线阅读 下载PDF
离散小波变换的VLSI实现 被引量:3
18
作者 乔世杰 王国裕 《微电子学》 CAS CSCD 北大核心 2001年第2期143-145,共3页
离散小波变换已广泛应用于信号处理中。然而 ,实时小波变换需要大量运算 ,因此 ,专用小波变换芯片的设计已成为信号处理中的关键技术。文章提出了一种小波变换递归金字塔算法的VLSI结构 ,采用一组输入延迟单元和一个控制单元 ,用一组并... 离散小波变换已广泛应用于信号处理中。然而 ,实时小波变换需要大量运算 ,因此 ,专用小波变换芯片的设计已成为信号处理中的关键技术。文章提出了一种小波变换递归金字塔算法的VLSI结构 ,采用一组输入延迟单元和一个控制单元 ,用一组并行滤波器完成了小波变换。编写了相应的 Verilog HDL模块 。 展开更多
关键词 离散小波变换 vlsi 专用集成电路 集成电路 递归金字塔算法
在线阅读 下载PDF
VLSI布局布线中的模拟退火算法 被引量:1
19
作者 邵秀丽 刘璟 《南开大学学报(自然科学版)》 CAS CSCD 北大核心 1999年第4期94-96,106,共4页
本文针对VLSI宏单元阵列布局的特点讨论了一般模拟退火算法.在开发专用芯片仿真系统中提出的布局布线程序里,使用了低温段模拟退火和高温段启发式算法相结合的改进的SA算法。
关键词 模拟退火算法 组合优化 布局布线 vlsi
在线阅读 下载PDF
基于神经网络的降阶VLSI/WSI阵列重构算法 被引量:1
20
作者 高琳 张军英 许进 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2001年第3期287-291,共5页
提出了一个基于Hopfield网络的可降阶VLSI/WSI阵列重构算法 ,根据阵列中缺陷单元分布的二分图模型 ,将问题映射为相应的神经网络 ,有效地解决了阵列的重构问题 .实验结果表明 ,与启发式搜索方法相比 ,所提出的神经网络方法是一种快速、... 提出了一个基于Hopfield网络的可降阶VLSI/WSI阵列重构算法 ,根据阵列中缺陷单元分布的二分图模型 ,将问题映射为相应的神经网络 ,有效地解决了阵列的重构问题 .实验结果表明 ,与启发式搜索方法相比 ,所提出的神经网络方法是一种快速、高效的方法 . 展开更多
关键词 vlsi/WSI HOPFIELD网络 神经网络 集成电路 阵列重构算法
在线阅读 下载PDF
上一页 1 2 6 下一页 到第
使用帮助 返回顶部