期刊文献+
共找到2,097篇文章
< 1 2 105 >
每页显示 20 50 100
Teaching Practice of Implementing VLSI General Education in the Undergraduate Curriculum of University IoT Programs
1
作者 Yu Zhou Jiayao He +1 位作者 Ming Jin Kun Zhang 《Journal of Contemporary Educational Research》 2025年第4期169-176,共8页
With the rapid development of IoT technology,the Fundamentals of IoT Hardware course—one of the core subjects in university IoT programs—urgently requires innovation and improvement in both its content and teaching ... With the rapid development of IoT technology,the Fundamentals of IoT Hardware course—one of the core subjects in university IoT programs—urgently requires innovation and improvement in both its content and teaching methodology.This paper,based on an educational reform project funded by the Hainan Provincial University Education Program,explores how to effectively implement general education on Very Large-Scale Integration(VLSI)design and manufacturing within the Fundamentals of IoT Hardware course.The study conducts practical teaching experiments through innovative instructional models,visualized presentation of semiconductor device structures and processes,integration of industrial-grade simulation tools,and the application of cutting-edge technologies.The objective is to stimulate students’innovative thinking and enhance their hands-on abilities.Finally,this paper summarizes the outcomes of implementing VLSI general education in the course and offers relevant suggestions for further educational reform. 展开更多
关键词 Internet of Things Hardware fundamentals vlsi Teaching reform Educational practice
在线阅读 下载PDF
多位平面循环的优化截取内嵌码块编码VLSI结构
2
作者 章楚邯 肖永生 +2 位作者 杨培靖 黄丽贞 廖峰 《中国图象图形学报》 CSCD 北大核心 2024年第10期3047-3059,共13页
目的EBCOT(embedded block coding with optimized truncation)优化截取内嵌码块编码的结果对JPEG2000的压缩质量产生直接影响,且EBCOT编码在整个JPEG2000压缩过程中占据较长时间。此外,由于该算法的复杂性较高,在硬件实现时需要考虑其... 目的EBCOT(embedded block coding with optimized truncation)优化截取内嵌码块编码的结果对JPEG2000的压缩质量产生直接影响,且EBCOT编码在整个JPEG2000压缩过程中占据较长时间。此外,由于该算法的复杂性较高,在硬件实现时需要考虑其对硬件资源的使用率。对此,提出了一种高效的EBCOT编码VLSI(very large scale integration circuit)结构。方法首先,EBCOT编码分为两部分:Tier1编码与Tier2编码。针对影响编码速度的Tier1编码部分,设计了一种全新的编码窗口结构,即多位平面循环编码(multi-bitplanes cyclic encoding,MBCE),其通过预测的方式对连续的位平面进行编码;针对Tier2编码部分中的通道失真误差计算,设计了与Tier1编码并行的流水线计算结构。结果采用Verilog语言对该VLSI结构进行描述,将FPGA(field programmable gate array)作为实验验证平台,从多个角度与现有的EBCOT优化VLSI结构进行比较。从编码效率上来看,MBCE结构在实现全通道并行的基础上,编码效率有明显的提升、所占用的硬件资源较少、工作频率较高。在同一压缩条件下,使用MBCE结构与以JPEG2000为标准的图像压缩软件对同一幅512×512像素的8位灰度图像进行压缩对比,峰值信噪比(peak signal-to-noise ratio,PSNR)的误差不超过0.05 dB,在xc4vlx25型号FPGA上其工作频率可以达到193.1 MHz,每秒能够处理370帧图像。结论本文提出的全通道MBCE的EBCOT编码VLSI结构,具有资源占用率低、编码周期短、压缩质量好的特点。 展开更多
关键词 EBCOT编码 多位平面循环编码(MBCE) 通道失真计算 通道并行 vlsi结构
原文传递
在VLSI制造中基于辅助图形的灰度光刻形成三维结构 被引量:1
3
作者 王雷 张雪 王辉 《半导体技术》 CAS 北大核心 2024年第9期832-837,共6页
半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造... 半导体器件从单一的二维尺度微缩转向更复杂的三维物理结构,而其传统的制造方法与以硅基逻辑或存储器为主的超大规模集成电路(VLSI)制造工艺的兼容性越来越差。灰度光刻是一种实现三维结构的可行技术方案,但因物理尺寸受限和大规模制造成本过高,无法被直接应用于超大规模集成电路制造。提出了一种基于辅助图形的灰度光刻技术,通过辅助图形而非传统灰度光刻调整光源或透过介质的方法来调整光强分布,并结合光刻胶筛选方法,实现了仅通过调整单一光刻工艺模块,就使现有超大规模集成电路制造工艺生产线可低成本地兼容三维结构器件制造。制作了三维结构的微电子机械系统(MEMS)运动传感器,从而验证了所提出工艺的可行性。 展开更多
关键词 超越摩尔定律 超大规模集成电路(vlsi)制造 灰度光刻 辅助图形 微电子机械系统(MEMS) 分立器件
原文传递
一种VLSI设计到无向赋权图的转换系统 被引量:5
4
作者 孙凌宇 冷明 +1 位作者 曾小荟 郁松年 《微电子学与计算机》 CSCD 北大核心 2009年第7期57-59,共3页
基于VLSI剖分问题的需要,设计并实现了VLSI设计到无向赋权图的转换系统(VLSI/Graph Converter,VGC).介绍了电路构造图和图文件存储格式,给出了VGC的处理流程图,提出了针对VLSI线网的无向赋权图转换算法.该算法解决的关键问题是,遍历树... 基于VLSI剖分问题的需要,设计并实现了VLSI设计到无向赋权图的转换系统(VLSI/Graph Converter,VGC).介绍了电路构造图和图文件存储格式,给出了VGC的处理流程图,提出了针对VLSI线网的无向赋权图转换算法.该算法解决的关键问题是,遍历树状结构的VLSI线网,将其转换为无向赋权图并存储为指定的图文件格式.VGC系统在Windows平台下用C++实现.实验及分析表明,该系统能正确地将Verilog语言描述的门级CPU转换为无向赋权图,避免了直接在VLSI线网上进行剖分,提高了VLSI剖分的效率. 展开更多
关键词 vlsi设计 vlsi线网 无向赋权图 转换
在线阅读 下载PDF
一种VLSI设计到赋权超图的转换系统 被引量:3
5
作者 冷明 孙凌宇 +1 位作者 郭恺强 朱平 《微电子学与计算机》 CSCD 北大核心 2012年第2期7-12,17,共7页
本文基于VLSI划分问题的需要,提出了一种VLSI设计到赋权超图转换算法.该算法解决的关键问题是,它读取和遍历Verilog语言描述的树状结构VLSI设计,将其转换为赋权超图并存储为指定的文件存储格式,从而有效地将VLSI划分问题转换为超图划分... 本文基于VLSI划分问题的需要,提出了一种VLSI设计到赋权超图转换算法.该算法解决的关键问题是,它读取和遍历Verilog语言描述的树状结构VLSI设计,将其转换为赋权超图并存储为指定的文件存储格式,从而有效地将VLSI划分问题转换为超图划分优化问题.进而,本文给出了VLSI设计到赋权超图的转换系统(VLSI/Hypergraph Converter,VHC)的处理流程图,并在Windows平台下用C++设计实现了VHC系统.实验及分析表明,该系统能正确地将Verilog语言描述的门级CPU测试用例转换为赋权超图,避免了直接在VLSI线网上进行划分,提高了VLSI划分的效率. 展开更多
关键词 vlsi设计 vlsi线网 赋权超图 转换
在线阅读 下载PDF
一种双三次插值实时超分辨率VLSI设计 被引量:4
6
作者 张思言 杜周南 +2 位作者 任一心 邓涛 唐曦 《西南大学学报(自然科学版)》 CAS CSCD 北大核心 2024年第4期202-212,共11页
视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提... 视频超分辨率技术具有广阔的应用前景,但基于深度学习方法的算法复杂度过高,难以实现实时计算.因此,近年来研究者们开始探索基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超分辨率算法加速器,以利用FPGA的优势来提高算法的性能和能耗,实现实时的视频超分辨率.设计了一种基于FPGA的高效高速双三次线性插值超大规模集成电路(Very Large Scale Integration Circuit,VLSI)架构,可用于4倍实时视频超分辨率.该FPGA架构解决了实现双三次插值过程中所需的复杂内存访问模式的问题,并提出了一种基于乒乓操作的数据重排硬件设计,将算法输出的特定顺序数据重新以行为主进行排列,使得硬件能够直接或较为简单地对接HDMI等视频接口.此外,采用状态机、流水线等方式降低设计功耗和减少时序违例,使得整个硬件设计可以更高频率运行.本研究在Zynq-7020 FPGA上实现了硬件架构,能够实时将qHD(960×540)的视频超采样为UHD(3840×2160)高清视频.实验结果表明,该硬件设计只需缓存1行图像像素,延迟仅为9.6μs,帧率达到192.9 Hz,成功实现实时处理.游戏图像数据集的测试结果表明,该设计峰值信噪比最高可达35.67 dB,结构相似度达到96.3%. 展开更多
关键词 双三次插值 实时超分辨率 现场可编程逻辑门阵列 超大规模集成电路
原文传递
一种基于二维小波变换图像无损压缩的VLSI设计与实现
7
作者 沈鸿媛 郝亚喆 《微处理机》 2024年第5期13-16,共4页
针对离散小波变换的提升算法进行研究和优化,提出一种基于5/3的二维离散小波变换的硬件架构。离散小波变换整体工作过程都采用了并行输入输出结构,使用内部RAM对计算过程中间变量进行暂存。将三级流水线结构运用到列滤波器和行滤波器的... 针对离散小波变换的提升算法进行研究和优化,提出一种基于5/3的二维离散小波变换的硬件架构。离散小波变换整体工作过程都采用了并行输入输出结构,使用内部RAM对计算过程中间变量进行暂存。将三级流水线结构运用到列滤波器和行滤波器的设计上,设计出逻辑较为简单且内存较小的转置单元。减少外部RAM存储空间,采用5个RAM对小波系数进行存储。通过实验,在XILINX KC705型现场可编程逻辑门阵列上实现无损压缩系统,对4幅图像进行压缩,压缩比在1.3~2之间。本设计节约了硬件资源消耗,缩小了关键路径延时,DWT模块工作频率可达219 MHz,在实际应用中具有一定的技术优势。 展开更多
关键词 离散小波变换 无损压缩 vlsi设计
在线阅读 下载PDF
VLSI电路可测性设计技术及其应用综述 被引量:26
8
作者 成立 王振宇 +1 位作者 高平 祝俊 《半导体技术》 CAS CSCD 北大核心 2004年第5期20-24,34,共6页
综述了超大规模集成电路的几种主要的可测试性设计技术,如扫描路径法、内建自测试法和边界扫描法等,并分析比较了这几种设计技术各自的特点及其应用方法和策略。
关键词 vlsi 可测性设计 内建自测试 自动测试设备 超大规模集成电路 扫描路径法
在线阅读 下载PDF
参数可选的高速椭圆曲线密码专用芯片的VLSI实现 被引量:13
9
作者 曾晓洋 周晓方 +3 位作者 沈泊 李文宏 陈超 章倩苓 《通信学报》 EI CSCD 北大核心 2003年第9期35-41,共7页
研究了椭圆曲线密码体制的VLSI实现问题。从点乘运算层与群运算层调度到有限域上的高速运算方法等方面给出了一些提高椭圆曲线上点乘运算的新方案;提出了一种域与曲线参数可选择的高速椭圆曲线密码专用芯片VLSI新结构。基于0.6mm单元库... 研究了椭圆曲线密码体制的VLSI实现问题。从点乘运算层与群运算层调度到有限域上的高速运算方法等方面给出了一些提高椭圆曲线上点乘运算的新方案;提出了一种域与曲线参数可选择的高速椭圆曲线密码专用芯片VLSI新结构。基于0.6mm单元库,芯片面积约为36mm2。综合后仿真结果表明:设计芯片能够有效地完成数字签名与身份验证完整流程,在20MHz下平均每次签名时间为62.67ms,高于目前报道的其它同类芯片。 展开更多
关键词 vlsi 椭圆曲线密码芯片 点乘运算 有限域 数字签名
在线阅读 下载PDF
JPEG2000二维离散小波变换高效并行VLSI结构设计 被引量:18
10
作者 兰旭光 郑南宁 +3 位作者 吴勇 刘跃虎 刘在德 梅魁志 《西安交通大学学报》 EI CAS CSCD 北大核心 2004年第2期149-153,共5页
提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL SI结构设计方法.利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作.整个结构采... 提出一种基于提升算法,实现JPEG2000编码系统中二维离散小波变换(DWT)的高效实时并行VL SI结构设计方法.利用该方法所得结构使行和列滤波器同时进行滤波,用少量行缓存代替大量中间存储空间,用优化的移位加操作替代乘法操作.整个结构采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,增加了硬件资源利用率,加快了变换速度,减小了电路的规模.二维离散小波滤波器结构已经过VerilogHDL行为级仿真验证,并可作为单独的IP核应用于正在开发的JPEG2000图像编、解码芯片中. 展开更多
关键词 二维离散小波变换 vlsi 并行结构 提升方法
在线阅读 下载PDF
JPEG2000实时截断码率控制新算法及其VLSI结构设计 被引量:8
11
作者 吴宗泽 郑南宁 +3 位作者 黄宇 朱悦心 梅魁志 张静 《电子学报》 EI CAS CSCD 北大核心 2005年第8期1457-1460,共4页
提出一种实时编码实时截断的码率控制算法.它根据已分解的小波子带内码块有效位平面数来预测未分解的小波子带内码块有效位平面数,并根据编码通道数和小波/量化权系数为当前编码码块分配码率.并提出一种JPEG2000编码实时截断,两级码率... 提出一种实时编码实时截断的码率控制算法.它根据已分解的小波子带内码块有效位平面数来预测未分解的小波子带内码块有效位平面数,并根据编码通道数和小波/量化权系数为当前编码码块分配码率.并提出一种JPEG2000编码实时截断,两级码率控制的编码体系结构.第一级采用本文提出的算法实时截断码流和编码通道.第二级在低码率下采用JPEG2000标准的PCRD优化算法搜索精确的分层截断点.在最优分层截断之前多数码流和编码通道被预先截断,存储器损耗小,实时性高.低码率下,图像质量跟JPEG2000标准一致. 展开更多
关键词 码率控制 截断 编码通道 有效位平面 vlsi
在线阅读 下载PDF
符合DTMB标准的非规则码LDPC解码器VLSI设计 被引量:7
12
作者 陈赟 曾晓洋 +2 位作者 林一帆 向波 邓运松 《通信学报》 EI CSCD 北大核心 2007年第8期61-66,共6页
在完全符合数字电视地面传输中国国家标准(DTMB)的芯片系统中,实现了一个码长为7 493bit,同时支持3种码率(0.4,0.6,0.8)的非规则LDPC码解码器。在该设计中,使用了一种新的存储器调用的控制策略,在只比单码率最多增加不到5%的存储器的情... 在完全符合数字电视地面传输中国国家标准(DTMB)的芯片系统中,实现了一个码长为7 493bit,同时支持3种码率(0.4,0.6,0.8)的非规则LDPC码解码器。在该设计中,使用了一种新的存储器调用的控制策略,在只比单码率最多增加不到5%的存储器的情况下,实现了3种码率存储器的复用。在最大迭代次数为15次的情况下,可以达到150Mbit/s的高吞吐率,而在DTMB中所需的50Mbit/s数据率要求下,迭代次数可高达45次。还给出了FPGA的综合报告和基于SMIC 0.13μm CMOS工艺下的解码器版图。 展开更多
关键词 数字电视 vlsi LDPC 非规则码
在线阅读 下载PDF
具有拥塞缓解策略的动态虚拟通道研究及其VLSI实现 被引量:8
13
作者 赖明澈 王志英 +1 位作者 郭建军 戴葵 《计算机学报》 EI CSCD 北大核心 2008年第11期2026-2037,共12页
虚拟通道技术改善了片上网络性能,却带来了巨大的面积与功耗开销.通过分析静态虚拟通道的不足,提出了基于拥塞缓解策略的动态虚拟通道结构.它采用链表方式组织缓冲,可以自动调整通道结构来适应各种流量负载:在较低流量下,该结构扩展通... 虚拟通道技术改善了片上网络性能,却带来了巨大的面积与功耗开销.通过分析静态虚拟通道的不足,提出了基于拥塞缓解策略的动态虚拟通道结构.它采用链表方式组织缓冲,可以自动调整通道结构来适应各种流量负载:在较低流量下,该结构扩展通道队列深度,减小了报文传输延迟;在较高流量下,它增加虚拟通道数量,消除队列头阻塞与通道不足阻塞,并缓解拥塞现象发生,减少流反馈次数,提高了网络吞吐率.在90nm CMOS工艺下完成了DVC路由器的VLSI设计,与传统路由器相比,不仅改善了报文传输延迟与吞吐率,而且有效降低了面积与功耗开销. 展开更多
关键词 片上网络 虚拟通道 延迟 吞吐率 vlsi实现
在线阅读 下载PDF
一种分像素运动补偿插值滤波方法及高效VLSI实现 被引量:12
14
作者 王荣刚 李锦涛 +1 位作者 黄晁 张勇东 《计算机学报》 EI CSCD 北大核心 2005年第12期2052-2058,共7页
现代视频编码标准普遍采用变换与运动补偿预测混合型编码架构,该架构对运动补偿预测后的残差图像和运动矢量等信息进行变换编码,运动补偿预测的准确度对编码性能有显著影响.由于实际对象的运动精度是任意小的,允许运动矢量具有“分像素... 现代视频编码标准普遍采用变换与运动补偿预测混合型编码架构,该架构对运动补偿预测后的残差图像和运动矢量等信息进行变换编码,运动补偿预测的准确度对编码性能有显著影响.由于实际对象的运动精度是任意小的,允许运动矢量具有“分像素”精度,可以有效地提高运动补偿预测准确度,为了得到“分像素”位置的像素值,需要参考其周围相邻的像素值进行插值滤波.文中提出了一种低空间复杂度1/4像素插值方法两步四抽头插值法(Two Steps Four Taps Interpolation,TSFT),该方法与目前国际上最先进的视频编码标准H.264/AVC相比,可以降低11%的空间复杂度,计算复杂度和编码效率相当,已经被国内制定的编码标准AVS1.0采纳.另外,分像素插值是解码端主要的访存和计算瓶颈,文中给出了一个基于多级流水线结构的VLSI实现结构,可以降低访存带宽,同时提高插值器的运算速度,满足高清视频实时解码的需要. 展开更多
关键词 分像素运动补偿 插值滤波器 vlsi设计 视频编码
在线阅读 下载PDF
适合硬件实现的JPEG2000码率控制算法及其VLSI结构设计 被引量:7
15
作者 雷杰 孔繁锵 +1 位作者 吴成柯 李云松 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2008年第4期645-649,663,共6页
为了简化硬件实现的复杂度和降低存储量,提出一种采用码率预分配的JPEG2000码率控制算法,并给出相应的VLSI结构设计.原始图像经过小波变换和量化后,对EBCOT码块的有效比特平面进行独立熵估计,计算出所有码块的估计熵总和.依据每个码块... 为了简化硬件实现的复杂度和降低存储量,提出一种采用码率预分配的JPEG2000码率控制算法,并给出相应的VLSI结构设计.原始图像经过小波变换和量化后,对EBCOT码块的有效比特平面进行独立熵估计,计算出所有码块的估计熵总和.依据每个码块的估计熵在所有码块的估计熵总和中所占的比例,指导分配每个码块的码率,EBCOT编码器根据分配到的码率实时截断码流和编码通道,减少了T1编码的时间.码块经过T1编码后直接打包输出,无需率失真斜率计算和率失真优化截取.实验结果表明,本算法很大程度上减少了编码计算量和存储量,易于硬件实现. 展开更多
关键词 图像处理 图像压缩 率控制 码率分配 熵估计 vlsi电路
在线阅读 下载PDF
一种适用于JPEG2000的高速MQ编码器的VLSI实现 被引量:9
16
作者 华林 朱珂 +2 位作者 周晓方 俞军 章倩苓 《固体电子学研究与进展》 CAS CSCD 北大核心 2003年第4期421-426,共6页
MQ编码器对于无损的数据压缩是一种非常有效的方法 ,它已被 JPEG2 0 0 0标准所采用。但该编码算法复杂度高 ,执行速度慢。文中提出了一种基于动态流水的高性能 MQ编码器的 VLSI结构。为了获得高速处理能力 ,首先分析了 JPEG2 0 0 0标准... MQ编码器对于无损的数据压缩是一种非常有效的方法 ,它已被 JPEG2 0 0 0标准所采用。但该编码算法复杂度高 ,执行速度慢。文中提出了一种基于动态流水的高性能 MQ编码器的 VLSI结构。为了获得高速处理能力 ,首先分析了 JPEG2 0 0 0标准中 MQ编码算法的软件流程 ,并对其进行了相应的修改以适应硬件实现 ,然后采用了“动态流水”技术 ,可以根据变化的运算量来实时地安排流水操作。本 MQ编码器结构经 Xilinx FPGA实现 ,处理速度可达约 0 .6 2 5bit/ cycle( 32 .83Mbit/ sec) 展开更多
关键词 超大规模集成电路 JPEG2000 MQ编码器 vlsi 动态流水线 二进制算术编码器
在线阅读 下载PDF
一种适合JPEG2000的离散小波变换VLSI统一结构 被引量:6
17
作者 华林 朱柯 +1 位作者 周晓芳 章倩苓 《微电子学》 CAS CSCD 北大核心 2003年第4期280-283,287,共5页
 提出了一种基于提升算法(lifting)的离散小波变换(DWT)统一结构。它无需额外的边界延拓过程,经配置后可适用于JPEG2000中的无损或有损小波变换。通过将边界延拓过程内嵌于离散小波变换中,可以降低功耗,减少所需内存。为了达到更高的...  提出了一种基于提升算法(lifting)的离散小波变换(DWT)统一结构。它无需额外的边界延拓过程,经配置后可适用于JPEG2000中的无损或有损小波变换。通过将边界延拓过程内嵌于离散小波变换中,可以降低功耗,减少所需内存。为了达到更高的处理速度和硬件利用率,采用了流水线和折叠结构。这种高效紧凑的离散小波变换结构适用于JPEG2000编码器和各种实时图像/视频应用系统。 展开更多
关键词 JPEG2000 离散小波变换 vlsi 超大规模集成电路 提升算法 统一结构
在线阅读 下载PDF
可重构的椭圆曲线密码系统及其VLSI设计 被引量:5
18
作者 曾晓洋 顾震宇 +1 位作者 周晓方 章倩苓 《小型微型计算机系统》 CSCD 北大核心 2004年第7期1280-1285,共6页
研究了一种新的结构可重构的椭圆曲线密码系统及其 VL SI设计问题 .从点乘与群运算层的调度到有限域上的高速运算方法等方面出发 ,提出了一些提高椭圆曲线上点乘运算的新方案 ;给出了一种新的支撑域和曲线参数可选择、结构可重构的高速... 研究了一种新的结构可重构的椭圆曲线密码系统及其 VL SI设计问题 .从点乘与群运算层的调度到有限域上的高速运算方法等方面出发 ,提出了一些提高椭圆曲线上点乘运算的新方案 ;给出了一种新的支撑域和曲线参数可选择、结构可重构的高速椭圆曲线密码专用芯片 VL SI架构 .采用全定制与基于 0 .6 μm CMOS标准单元库综合相结合的方式实现了该系统 .测试结果表明 :设计芯片能够有效地完成数字签名与身份验证完整流程 ;在 2 0 MHz的工作频率下 ,平均每次签名时间为 6 2 .6 7ms. 展开更多
关键词 椭圆曲线密码系统 点乘运算 有限域 数字签名 调度 投影坐标系 vlsi
在线阅读 下载PDF
一种高速自适应Reed-Solomon译码结构及其VLSI优化实现 被引量:4
19
作者 邱昕 张浩 +2 位作者 亓中瑞 刘壹 陈杰 《电子与信息学报》 EI CSCD 北大核心 2009年第2期484-488,共5页
该文给出了一种自适应Reed-Solomon(RS)译码器结构。该结构可以自适应地处理长度变化的截短码编码数据块,适合于高速译码处理。该结构使译码处理不受数据块间隙长短的约束,既可以处理独立的编码数据块也可以处理连续发送的编码数据块。... 该文给出了一种自适应Reed-Solomon(RS)译码器结构。该结构可以自适应地处理长度变化的截短码编码数据块,适合于高速译码处理。该结构使译码处理不受数据块间隙长短的约束,既可以处理独立的编码数据块也可以处理连续发送的编码数据块。另外本译码器结构可以保证输出数据块间隔信息的完整性,满足无线通信和以太网中特殊业务的要求。本文还基于该结构对RS(255,239)译码器予以实现,该译码器经过Synopsys综合工具综合并用TSMC 0.18μm CMOS工艺实现,测试结果验证了该译码器的自适应功能和译码正确性,其端口处理速率可达1.6Gb/s。 展开更多
关键词 REED-SOLOMON 译码器 自适应译码 vlsi实现
在线阅读 下载PDF
数字VLSI电路测试技术-BIST方案 被引量:15
20
作者 高平 成立 +2 位作者 王振宇 祝俊 史宜巧 《半导体技术》 CAS CSCD 北大核心 2003年第9期29-32,共4页
分析了数字VLSI电路的传统测试手段及其存在问题,通过对比的方法,讨论了内建自测试(BIST)技术及其优点,简介了多芯片组件(MCM)内建自测试的目标、设计和测试方案。
关键词 数字vlsi电路 测试技术 BIST 内建自测试 多芯片组件 超大规模集成
在线阅读 下载PDF
上一页 1 2 105 下一页 到第
使用帮助 返回顶部