期刊文献+
共找到68篇文章
< 1 2 4 >
每页显示 20 50 100
基于Vivado HLS的视频流实时双边滤波算法设计 被引量:1
1
作者 姜冬瑞 张锐浩 +2 位作者 武靖 赵富成 张会新 《舰船电子工程》 2025年第2期113-118,177,共7页
由于CMOS工艺的限制,图像传感器输出的原始数据往往带有噪声,需要进行滤波处理。双边滤波算法在图像降噪的同时也可以一定程度上保持边缘细节。效果优于均值滤波、高斯滤波等降噪算法。但是由于双边滤波的权重不仅考虑了窗口内像素的位... 由于CMOS工艺的限制,图像传感器输出的原始数据往往带有噪声,需要进行滤波处理。双边滤波算法在图像降噪的同时也可以一定程度上保持边缘细节。效果优于均值滤波、高斯滤波等降噪算法。但是由于双边滤波的权重不仅考虑了窗口内像素的位置对中心像素的影响,还考虑了像素范围域中的辐射差异,导致算法的计算复杂度相对较高,对视频显示处理等高实时应用带来严峻挑战。针对此问题,该设计以Xilnx公司的Zynq系列ARM+FPGA异构SoC作为实现平台,充分发挥异构SoC的架构优势进行算法的加速设计,使用Vivado HLS进行接口为AXI4-Stream的双边滤波处理算法IP核的开发。在Zynq7020平台,时钟频率50 M,处理400^(*)400@30 fps的OV6946内窥镜摄像头输出的视频流,延时约为3.7 ms,实时性较高,并且在保留细节的同时较好地实现了去噪效果。 展开更多
关键词 FPGA 图像降噪 Zynq vivado HLS 视频图像处理
在线阅读 下载PDF
Vivado HLS嵌入式实时图像处理系统的构建与实现 被引量:15
2
作者 张艳辉 郭洺宇 何宾 《电子技术应用》 北大核心 2016年第9期115-117,121,共4页
传统的基于CPU、GPU和DSP的处理平台难以满足图像实时处理的要求,而FPGA在并行图像处理上有着独一无二的优势,在性能和成本之间提供更加灵活的选择。通过Xilinx最新的Vivado HLS工具,设计实现了可变参数的拉普拉斯算子图像滤波算法,并且... 传统的基于CPU、GPU和DSP的处理平台难以满足图像实时处理的要求,而FPGA在并行图像处理上有着独一无二的优势,在性能和成本之间提供更加灵活的选择。通过Xilinx最新的Vivado HLS工具,设计实现了可变参数的拉普拉斯算子图像滤波算法,并且在ZYNQ-7000 So C上构建了可视化的实时嵌入式图像处理系统。实验结果表明,系统可以实现不同的图像处理算法,很好地满足了图像处理的实时性、高性能、低成本要求,对未来高性能图像处理系统的设计和实现提供了很好的借鉴。 展开更多
关键词 vivado HLS 图像处理 拉普拉斯算子 ZYNQ-7000 嵌入式Linux QT
在线阅读 下载PDF
基于Vivado HLS的FPGA开发与应用研究 被引量:32
3
作者 党宏社 王黎 王晓倩 《陕西科技大学学报(自然科学版)》 2015年第1期155-159,共5页
为在硬件中更快速地实现数字信号处理或图像处理算法,可使用Vivado HLS工具与Zynq系列的全可编程SoC进行FPGA的设计与开发.开发者能够借助它们直接使用C或C++语言进行FPGA的开发,相对于Verilog或VHDL设计而言,开发周期短、成本低。本文... 为在硬件中更快速地实现数字信号处理或图像处理算法,可使用Vivado HLS工具与Zynq系列的全可编程SoC进行FPGA的设计与开发.开发者能够借助它们直接使用C或C++语言进行FPGA的开发,相对于Verilog或VHDL设计而言,开发周期短、成本低。本文详细介绍了Vivado HLS工具的特点与应用等内容,并以"图像色调分离"和"循环编码器"两种不同类型的实例,描述了该工具的使用方法与设计技巧. 展开更多
关键词 高层次综合 vivado FPGA
在线阅读 下载PDF
基于Vivado环境的智能照明控制系统设计 被引量:4
4
作者 顾涵 刘靖 卢怡 《苏州市职业大学学报》 2016年第4期9-11,共3页
基于Vivado环境设计一种智能照明控制系统.系统可应用于楼道内外照明,由照明模块、火灾报警模块、风光互补供电模块及无线遥控模块构成,控制核心FPGA芯片能够对不同环境数据进行实时处理并作出响应,实现智能化控制,达到节约能源的目的.... 基于Vivado环境设计一种智能照明控制系统.系统可应用于楼道内外照明,由照明模块、火灾报警模块、风光互补供电模块及无线遥控模块构成,控制核心FPGA芯片能够对不同环境数据进行实时处理并作出响应,实现智能化控制,达到节约能源的目的.本设计能够实现数据集中采集与控制,该系统响应速度快,稳定性高,有着广泛的实际应用前景. 展开更多
关键词 vivado环境 智能照明 控制 系统
在线阅读 下载PDF
基于Vivado HLS的特征点坐标提取和AXI4-Stream接口高速传输 被引量:3
5
作者 高辉 于恒 《信息技术》 2020年第4期27-31,共5页
基于ZYNQ-7000片上系统(SOC)的嵌入式图像处理模块实现了特征点提取和高速数据传输,降低了图像处理部分的功耗,同时提高了处理速度。为了同时发挥ZYNQ芯片中处理器系统(PS)和可编程逻辑(PL)的优势,在PL中实现计算密集型的图像处理过程... 基于ZYNQ-7000片上系统(SOC)的嵌入式图像处理模块实现了特征点提取和高速数据传输,降低了图像处理部分的功耗,同时提高了处理速度。为了同时发挥ZYNQ芯片中处理器系统(PS)和可编程逻辑(PL)的优势,在PL中实现计算密集型的图像处理过程以提高处理速度,而在PS中控制系统的流程以提高模块的灵活性,还利用Vivado HLS高层次综合工具生成特征提取和坐标计算的IP核。所提出的图像处理和传输方案具有较高的处理速度,比基于ARM的方案实现速度提升了15.6倍。 展开更多
关键词 vivado HLS 硬件加速 AXI4-Stream
在线阅读 下载PDF
基于Vivado HLS的数字电子技术实验课程教学实践 被引量:5
6
作者 张辉 樊亚妮 《集成电路应用》 2021年第11期102-103,共2页
阐述Xilinx可编程逻辑开发环境Vivado,采用高度集成的设计环境和IC级的设计工具完成数字电子技术的实验。教学效果对比,基于Vivado的教学效果能适应市场需求。
关键词 电子技术 vivado IC级设计工具 FPGA
在线阅读 下载PDF
基于Vivado HLS的AC97音频系统设计 被引量:3
7
作者 徐家惠 戚海峰 +2 位作者 高健 庄建军 陈毅煌 《实验室研究与探索》 CAS 北大核心 2014年第12期35-38,共4页
介绍一种基于FPGA的AC97音频系统设计。系统的核心部件采用Xilinx Atlys的板载Spartan6 XCSLX45芯片,使用的工具为Xilinx的高层次综合技术Vivado HLS。首先使用C/C++代码编写的算法描述系统的FIR滤波器;然后按照Vivado HLS编译工具的规... 介绍一种基于FPGA的AC97音频系统设计。系统的核心部件采用Xilinx Atlys的板载Spartan6 XCSLX45芯片,使用的工具为Xilinx的高层次综合技术Vivado HLS。首先使用C/C++代码编写的算法描述系统的FIR滤波器;然后按照Vivado HLS编译工具的规范,将程序代码转换为RTL模型,快速、直接地生成对应左右声道的FIR IP核和综合结果;再结合互连的Micro Blaze处理器IP核,处理一段立体声音乐信号,通过这种软硬件协同设计的方法,实现了音频滤波系统由现有算法向高性能的FPGA系统中移植的设计。结果表明,系统能够有效地滤除指定音频中的噪声,并且通过优化设计和架构探索,可以获得最佳资源消耗和性能优化的组合。 展开更多
关键词 vivado HLS FPGA MICROBLAZE 软硬件协同设计 IP核
在线阅读 下载PDF
基于Vivado HLS的内窥镜实时暗部增强算法设计 被引量:7
8
作者 王云峰 范正吉 +2 位作者 何鑫 景金荣 洪应平 《电子测量技术》 北大核心 2022年第23期31-37,共7页
医用内窥镜的探头体积有限,使用环境特殊,照明条件有限,故图像的暗部处理显得尤为重要。本设计提出一种快速的彩色图像暗部增强算法,首先对采集到的RGB888格式视频流图像进行通道分离,然后通过卷积的方式对每个通道进行特定窗口大小的... 医用内窥镜的探头体积有限,使用环境特殊,照明条件有限,故图像的暗部处理显得尤为重要。本设计提出一种快速的彩色图像暗部增强算法,首先对采集到的RGB888格式视频流图像进行通道分离,然后通过卷积的方式对每个通道进行特定窗口大小的均值滤波来进行区域特征提取。最后对滤波后三个通道的每个对应点取平均值,代入特定参数的Logistic函数,得到的结果为该帧图像该位置像素点的增益,并将其应用于原图。本设计以Xilnx公司推出的Zynq系列ARM+FPGA SoC平台为载体,使用Vivado HLS进行AXI-Stream接口视频流处理算法的开发,并生成IP在FPGA端运行。经过实验,本算法在Zynq7020平台处理400×400@30 fps的一帧图像仅需1.6 ms,保证了视频流输出的实时性。同时把内窥镜伸入口腔观察算法处理前后的视频流图像可知,本算法在保证区域对比度的同时增强了暗部亮度,较好的提升了医用内窥镜视频流的暗部质量。 展开更多
关键词 内窥镜 暗部增强 ZYNQ vivado HLS 视频图像处理
原文传递
基于Vivado HLS的Canny算法实时加速设计 被引量:4
9
作者 谭检成 吴定祥 +1 位作者 李明鑫 唐立军 《电子技术应用》 2018年第9期59-62,66,共5页
针对Canny边缘检测算法在实时图像处理过程中运算耗时长、数据运算量大的缺点,研究了利用Vivado HLS实现Canny边缘检测算法的硬件加速方法。该方法由FPGA的逻辑资源生成算法对应的RTL级硬件电路,实现算法硬件加速。实验结果表明,该方法... 针对Canny边缘检测算法在实时图像处理过程中运算耗时长、数据运算量大的缺点,研究了利用Vivado HLS实现Canny边缘检测算法的硬件加速方法。该方法由FPGA的逻辑资源生成算法对应的RTL级硬件电路,实现算法硬件加速。实验结果表明,该方法能快速实时检测图像边缘,有效降低FPGA设计图像算法的难度,可以应用到实时视频图像处理中。 展开更多
关键词 图像处理 vivado HLS 边缘检测 硬件加速
在线阅读 下载PDF
Vivado HLS的图像传感器FPN噪声去除算法设计 被引量:5
10
作者 张锐浩 李晓琪 +2 位作者 党立志 王云峰 洪应平 《单片机与嵌入式系统应用》 2023年第12期55-58,62,共5页
由于半导体工艺的限制,图像传感器列并行读出电路的系统结构很容易出现列与列之间的失配,从而导致输出图像在垂直方向亮度不均匀,表现为明暗变化的竖条纹,即FPN噪声,其严重影响了图像质量。本设计基于矩匹配法对其进行改进,提出了一种... 由于半导体工艺的限制,图像传感器列并行读出电路的系统结构很容易出现列与列之间的失配,从而导致输出图像在垂直方向亮度不均匀,表现为明暗变化的竖条纹,即FPN噪声,其严重影响了图像质量。本设计基于矩匹配法对其进行改进,提出了一种针对图像传感器的FPN噪声去除算法。首先在系统上电时,让图像传感器采集随机不同的300帧图像,然后算出所有图像的列像素均值和累计像素均值,当前列均值减累计像素均值即为该图像传感器当前列的校正值。本设计以Zynq系列ARM+FPGA异构SoC作为实现平台,OV6946作为图像传感器,使用Vivado HLS进行输入/输出接口都为AXI Stream的视频流处理算法IP的开发,并固化到Zynq的FPGA中。经过实验,本算法在Zynq7020平台、50 MHz的系统时钟下,处理OV6946摄像头输出的400×400@30 f/s视频流延时约为3.3 ms,保证了视频流输出的实时性,较好地实现了FPN噪声的去除效果,并且算法的应用具有普适性。 展开更多
关键词 图像降噪 vivado HLS 嵌入式图像处理 OV6946
在线阅读 下载PDF
基于Vivado HLS的Down Scaler视频系统设计 被引量:2
11
作者 安航 《单片机与嵌入式系统应用》 2016年第11期21-23,共3页
介绍一种基于FPGA的Down Scaler视频系统设计。系统的核心部件采用Xilinx Kintex-7的板载XC7K325T芯片,系统设计使用Vivado工具,包括使用Vivado HLS进行Down Scaler模块设计。首先按照Vivado HLS的代码规范进行Down Scaler模块的C/C++... 介绍一种基于FPGA的Down Scaler视频系统设计。系统的核心部件采用Xilinx Kintex-7的板载XC7K325T芯片,系统设计使用Vivado工具,包括使用Vivado HLS进行Down Scaler模块设计。首先按照Vivado HLS的代码规范进行Down Scaler模块的C/C++代码编写,然后利用编译工具生成RTL级代码和综合结果 Down Scaler IP核,最后将Down Scaler IP核与TPG、VDMA等Xilinx视频IP核互连,构建实时视频系统。在满足实时性要求和FPGA资源消耗要求的条件下,该设计实现了对Down Scaler视频算法从PC端软件处理方式向FPGA平台硬件处理方式的移植。 展开更多
关键词 vivado HLS FPGA DOWN SCALER 高层次综合
在线阅读 下载PDF
基于Vivado和Nexys4 DDR的音乐节拍器电路设计 被引量:1
12
作者 张典 熊翘楚 《实验科学与技术》 2024年第5期28-33,共6页
数字逻辑实验作为计算机科学与技术专业中的一门核心实验课程,是培养学生计算机基础和编程能力的重要环节。针对传统数字逻辑实验门槛高、成本高、实验效果不够理想的问题,提出了基于Vivado软件与Nexys4 DDR实验板相结合的实验模式,分... 数字逻辑实验作为计算机科学与技术专业中的一门核心实验课程,是培养学生计算机基础和编程能力的重要环节。针对传统数字逻辑实验门槛高、成本高、实验效果不够理想的问题,提出了基于Vivado软件与Nexys4 DDR实验板相结合的实验模式,分析了该实验模式如何解决传统数字逻辑实验中的问题。该文以音乐节拍器实验为例,介绍了实验原理、实验内容、实验过程及实验结果等,揭示了该实验模式所具备的配置简单、性能优越等特点,以及在提高实验效率,增强学生参与实验积极性方面发挥的较大作用。 展开更多
关键词 数字逻辑 vivado Nexys4 DDR 音乐节拍器
在线阅读 下载PDF
基于Vivado HLS的求取特征点图像坐标的设计 被引量:8
13
作者 何凯 梁蓓 杨发顺 《电子科技》 2018年第4期87-90,共4页
针对传统嵌入式处理器处理高清图像时功耗高、延时长以及数据存储带宽受限等问题,文中提出了对软件进行硬件加速以提高图像处理系统计算性能的方案。该设计采用Xilinx高层次综合工具Vivado HLS,通过软硬件协同设计将Open CV及C++编写的... 针对传统嵌入式处理器处理高清图像时功耗高、延时长以及数据存储带宽受限等问题,文中提出了对软件进行硬件加速以提高图像处理系统计算性能的方案。该设计采用Xilinx高层次综合工具Vivado HLS,通过软硬件协同设计将Open CV及C++编写的算法程序转化为RTL硬件。设计成果显示,该方案有效的提高了系统的计算性能,并且缩短了硬件开发周期。 展开更多
关键词 vivadoHLS OPENCV FPGA 图像坐标 硬件加速 RTL硬件
在线阅读 下载PDF
基于Vivado HLS的硬件设计效能评估 被引量:1
14
作者 戴源 白雨鑫 +1 位作者 张伟 陈鑫 《电脑知识与技术》 2021年第19期1-4,共4页
本文为了研究面向FPGA芯片的高层次综合工具Vivado HLS在硬件设计中的性能,分别利用C++语言与Verilog语言设计移位寄存器,通过比较两种设计方法在不同输出位宽下,其时序、功耗、PDP以及资源使用量上的差别来评估HLS工具在硬件电路设计... 本文为了研究面向FPGA芯片的高层次综合工具Vivado HLS在硬件设计中的性能,分别利用C++语言与Verilog语言设计移位寄存器,通过比较两种设计方法在不同输出位宽下,其时序、功耗、PDP以及资源使用量上的差别来评估HLS工具在硬件电路设计上的效率与功能性。实验结果表明,虽然HLS工具综合得到的Verilog代码表现不如手工直接编写的Verilog代码,但其以高级语言作为输入的特性还是能满足让设计师在不需要掌握硬件描述语言的情况下利用FPGA实现算法加速的目的。 展开更多
关键词 FPGA 高层次综合 高级语言 vivado HLS VERILOG PDP
在线阅读 下载PDF
基于Vivado HLS雾天图像预处理IP核设计 被引量:2
15
作者 王小丽 《电脑编程技巧与维护》 2023年第4期158-161,共4页
雾天的出现给图像预处理带来了挑战。同时,随着机器视觉技术的发展,人们对图像预处理的功能集成和时间消耗提出了更高的要求。Vivado HLS高层次综合工具,采用C语言实现雾天图像的预处理IP设计,实现图像的去雾和边缘检测处理,将不同图像... 雾天的出现给图像预处理带来了挑战。同时,随着机器视觉技术的发展,人们对图像预处理的功能集成和时间消耗提出了更高的要求。Vivado HLS高层次综合工具,采用C语言实现雾天图像的预处理IP设计,实现图像的去雾和边缘检测处理,将不同图像预处理算法打包在一起,形成IP核。 展开更多
关键词 图像预处理 边缘检测 流水线 vivado HLS工具
在线阅读 下载PDF
基于Vivado的Xilinx FIFO IP核应用与仿真 被引量:1
16
作者 李鹏治 《信息通信》 2019年第2期124-125,共2页
介绍了FIFO的原理,以及在FPGA数字系统设计中的应用,着重分析了Xlinx公司的FIFO IP核的构建方法与实际应用方法。通过编写Verilog代码对FIFO空间进行读写,并使用Xilinx公司的开发环境Vivado内嵌的Modelsim对FIFO IP核进行了时序仿真,结... 介绍了FIFO的原理,以及在FPGA数字系统设计中的应用,着重分析了Xlinx公司的FIFO IP核的构建方法与实际应用方法。通过编写Verilog代码对FIFO空间进行读写,并使用Xilinx公司的开发环境Vivado内嵌的Modelsim对FIFO IP核进行了时序仿真,结合仿真结果详细分析了各控制信号以及FIFO的工作机制,为基于FIFO的FPGA数字系统设计提供了参考。 展开更多
关键词 FIFO FPGA IP核 vivado 时序仿真
在线阅读 下载PDF
基于Vivado的堆栈测试方法研究与应用
17
作者 丁翠玲 蔡曼 +2 位作者 高赛军 代晓倩 魏彩云 《工业控制计算机》 2024年第7期91-93,共3页
针对航天型号嵌入式软件堆栈溢出安全隐患,基于Vivado集成开发环境对堆栈分配进行深入研究,提出了基于Vivado集成开发环境的堆栈测试方法。实验表明:基于Vivado集成开发环境的堆栈测试方法可以有效预防该平台下软件堆栈溢出的风险。
关键词 堆栈测试 vivado 软件测试 堆栈溢出
在线阅读 下载PDF
Vivado设计套件将可编程系统集成度和实施速度提升4倍 被引量:2
18
作者 丛秋波 《电子设计技术 EDN CHINA》 2012年第6期22-22,24,共2页
500名赛灵思设计工程师,历经4年的研发时间,并有20余家IP和EDA合作伙伴参与产品研发,近百家客户参与了长达一年的试用版本测试,被赛灵思(Xilinx)称为可编程颠覆之作的Vivado设计套件2012.1版本将公开发布。赛灵思公司全球高级副总裁... 500名赛灵思设计工程师,历经4年的研发时间,并有20余家IP和EDA合作伙伴参与产品研发,近百家客户参与了长达一年的试用版本测试,被赛灵思(Xilinx)称为可编程颠覆之作的Vivado设计套件2012.1版本将公开发布。赛灵思公司全球高级副总裁、亚太区执行总裁汤立人表示, 展开更多
关键词 vivado 2012.1版本 ALL Programmable器件 赛灵思(Xilinx)
原文传递
基于FPGA的动态部分可重构智能I/O接口设计与实现 被引量:12
19
作者 徐健 李贺 +1 位作者 龚东磊 方明 《计算机工程》 CAS CSCD 北大核心 2016年第6期14-20,共7页
由ASIC芯片实现的总线接口中,存在装备计算机配置冗杂、软硬件升级不灵活、芯片垄断和停产、体积功耗瓶颈日趋明显等问题。为此,基于Xilinx公司的ZYNQ-7000系列现场可编程门阵列,设计部分可重构的智能I/O接口。采用可编程片上系统技术,... 由ASIC芯片实现的总线接口中,存在装备计算机配置冗杂、软硬件升级不灵活、芯片垄断和停产、体积功耗瓶颈日趋明显等问题。为此,基于Xilinx公司的ZYNQ-7000系列现场可编程门阵列,设计部分可重构的智能I/O接口。采用可编程片上系统技术,基于Vivado2014.4和Peta Linux开发环境和开发工具,以RS232,RS422,CAN总线接口为例,通过TCP/IP网络数据包切换总线接口配置指令,动态切换对应的局部比特流文件,以按需通信方式实现各接口的实际配置。仿真实验结果表明,部分可重构技术与片上系统技术的结合使得产品设计流程更加灵活,可降低产品对硬件的依赖度和更新换代的成本,减小资源和功耗的消耗,在一定程度上提升产品的安全性及可靠性。 展开更多
关键词 现场可编程门阵列 片上系统 vivado工具 PetaLinux环境 部分可重构 总线接口
在线阅读 下载PDF
基于Zynq-7000的宽幅视频处理系统设计与实现 被引量:4
20
作者 韩德强 杨利平 王宗侠 《电子技术应用》 北大核心 2016年第6期59-62,66,共5页
针对安防监控与智慧交通领域无盲区视频摄录的需求,基于Zynq-7000平台优势进行宽幅视频处理软硬件系统的设计。通过研究基于嵌入式系统的多路视频实时拼接技术,设计并实现了以XC7Z020芯片为核心的视频处理板卡,在双核ARM Cotex-A9硬核... 针对安防监控与智慧交通领域无盲区视频摄录的需求,基于Zynq-7000平台优势进行宽幅视频处理软硬件系统的设计。通过研究基于嵌入式系统的多路视频实时拼接技术,设计并实现了以XC7Z020芯片为核心的视频处理板卡,在双核ARM Cotex-A9硬核处理器端服务程序协同调度下,基于片内FPGA硬件加速能力实现多通道视频实时采集与预处理、投影变换、图像融合,进而形成完整宽幅视频画面,通过远程客户端实现定制化的视频摄录功能。测试结果表明,该系统是兼具稳定的性能和灵活区域部署能力的便携式解决方案。 展开更多
关键词 ZYNQ-7000 宽幅 vivado HLS 实时拼接
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部