期刊文献+
共找到62篇文章
< 1 2 4 >
每页显示 20 50 100
一个用于VHSIC连接线瞬态分析的电路模拟器
1
作者 郭裕顺 赵国南 《微波学报》 CSCD 北大核心 1996年第1期22-29,共8页
本文介绍了一个可对含连接线的电路进行瞬态分析的电路模拟器,该模拟器是在SPICE基础上经修改扩充而成的,连接线的处理采用了文献[1]的方法.文中介绍了方法的基本原理,讨论了数值Laplace反变换时参数的选择与误差的控制.实际VHSIC电路... 本文介绍了一个可对含连接线的电路进行瞬态分析的电路模拟器,该模拟器是在SPICE基础上经修改扩充而成的,连接线的处理采用了文献[1]的方法.文中介绍了方法的基本原理,讨论了数值Laplace反变换时参数的选择与误差的控制.实际VHSIC电路的试算结果表明,该模拟器是相当有效的. 展开更多
关键词 电路分析 vhsic 电路模拟器
在线阅读 下载PDF
PECVD Si_xO_yN_z膜及其在GaAs VHSIC中的应用
2
作者 杨克武 刘福顺 +1 位作者 綦素琴 廉亚光 《半导体情报》 1991年第3期48-52,共5页
采用SiH_4,N_2O和NH_3反应气体生长了Si_xO_yN_z膜,其特性取决于反应气体流量、射频功率、反应室压力和衬底温度。用折射率为1.71的Si_xO_yN_z做GaAs注Si^+包封退火膜,它比SiO_2或Si_3N_4有更高的电激活。该膜作为互连隔离介质已用于GaA... 采用SiH_4,N_2O和NH_3反应气体生长了Si_xO_yN_z膜,其特性取决于反应气体流量、射频功率、反应室压力和衬底温度。用折射率为1.71的Si_xO_yN_z做GaAs注Si^+包封退火膜,它比SiO_2或Si_3N_4有更高的电激活。该膜作为互连隔离介质已用于GaAs高速电压比较器。实验结果表明:Si_xO_yN_z是一种有希望的介质膜。 展开更多
关键词 应用 PECVD 介质薄膜 GAAS vhsic
在线阅读 下载PDF
VHPIC—VHSIC:英国决心在超级集成电路上跟美国较量
3
作者 李莉莎 《系统工程与电子技术》 EI 1983年第9期72-74,共3页
美国决定甚至于不同它最信赖的盟国一道,研究甚高速集成电路(VHSIC),这促使英国开始一项雄心勃勃的类似研究,称之为甚高性能集成电路(VHPIC)。皇家信号研究院的一位高级官员宣称,VHPIC的研究与美国的VHSIC有许多不同之处,最终的产品也... 美国决定甚至于不同它最信赖的盟国一道,研究甚高速集成电路(VHSIC),这促使英国开始一项雄心勃勃的类似研究,称之为甚高性能集成电路(VHPIC)。皇家信号研究院的一位高级官员宣称,VHPIC的研究与美国的VHSIC有许多不同之处,最终的产品也许是互相补充的。VHPIC为“系统优先”(system-led),强调应用;而美国则强调“技术优先”(technology-led)。不过英国的VHPIC与美国的VHSIC最大的不同点,或许还是在对待商用技术的态度上。一般认为。 展开更多
关键词 vhsic VHPIC 数组处理机 向量计算机 电子战支援措施 美国 美利坚合众国 北美洲 英国 大不列颠及北爱尔兰联合王国
在线阅读 下载PDF
超高速集成电路VHSIC的测试(续)
4
作者 Jack.,PC 刘家松 《微电子测试》 1991年第2期46-48,共3页
关键词 超高速 集成电路 vhsic 测试
在线阅读 下载PDF
超高速集成电路(VHSIC)的测试
5
作者 Jack.,PC 刘家松 《微电子测试》 1991年第1期43-48,共6页
关键词 超高速 集成电路 vhsic 测试
在线阅读 下载PDF
化合物半导体VHSIC的现在与将来
6
作者 梁春广 张汉三 《电子材料(机电部)》 1993年第9期24-26,13,共4页
关键词 化合物半导体 vhsic 半导体器件
在线阅读 下载PDF
基于3DES的跳频序列族构造方法的VLSI实现 被引量:1
7
作者 李赞 蔡觉平 +1 位作者 金力军 常义林 《西安电子科技大学学报》 EI CAS CSCD 北大核心 2004年第4期501-504,580,共5页
基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族... 基于3DES的迭代型分组密码产生的跳频序列具有好的安全性、随机性、均匀性及频率间隔特性等性能指标,利用VHDL语言有限状态机的设计方法,自顶而下进行系统的模块划分,通过状态机的逐层嵌套和模块的相互调用,完成了基于3DES的跳频序列族构造方法的VLSI实现.测试结果表明,使用ALTERAFLEX10K20开发的跳频加密芯片在1 5MHz~24MHz的时钟范围内,均能满足2000跳/秒的高速跳频要求,并且具有运算速度快、占用资源少、输入方式灵活等特点,开发出的芯片已应用于高速跳频通信系统中. 展开更多
关键词 分组密码 跳频序列 VHDL(vhsic Hardware Description Language) VLSI(Very Large Scale Integrated circuits)
在线阅读 下载PDF
智能函数发生器的VHDL设计与仿真 被引量:6
8
作者 梁向红 《江苏工业学院学报》 2008年第1期66-69,共4页
以函数信号发生器的功能为设计对象,运用EDA技术的设计方法,进行各种波形的输入设计、设计处理,项目校验和器件编程。在VHDL语言的编写中按照行为描述,寄存器传输描述,实现了几种波形的软件设计和具体逻辑元件结构的硬件映射。结合FPGA/... 以函数信号发生器的功能为设计对象,运用EDA技术的设计方法,进行各种波形的输入设计、设计处理,项目校验和器件编程。在VHDL语言的编写中按照行为描述,寄存器传输描述,实现了几种波形的软件设计和具体逻辑元件结构的硬件映射。结合FPGA/CPLD的开发集成环境,产生了函数信号发生器的各种信号,同时完成了行为仿真、时序和功能仿真,给出了在GW48-CK型实验开发系统上实现的正弦波形仿真结果。实验表明采用该方法能生成锯齿波、三角波、阶梯波、正弦波等波形,实现了信号发生器的功能,说明该设计是行之有效的。信号发生器功能设计的方法可以推广到其它电子系统的设计中。 展开更多
关键词 电子设计自动化 vhsic硬件描述语言 现场可编程门阵列 智能函数发生器
在线阅读 下载PDF
用PLL实现心电图机的走纸控速电路
9
作者 周润景 张丽娜 《内蒙古大学学报(自然科学版)》 CAS CSCD 北大核心 2005年第2期214-218,共5页
阐述了利用锁相技术来控制心电图机走纸电路中电机的速度,使其稳速工作,而其中的选频电路、锁相环路采用CPLD(ComplexProgrammableLogicDevice)实现.与传统心电图机走纸控速电路相比,采用CPLD实现心电图机的控速电路,电路结构得以简化,... 阐述了利用锁相技术来控制心电图机走纸电路中电机的速度,使其稳速工作,而其中的选频电路、锁相环路采用CPLD(ComplexProgrammableLogicDevice)实现.与传统心电图机走纸控速电路相比,采用CPLD实现心电图机的控速电路,电路结构得以简化,可移植性好,工作可靠性高. 展开更多
关键词 锁相环路(PLL) 控速电路VHDL(vhsic Hardware Description Language) CPLD
在线阅读 下载PDF
ASIC Design of DA-Based 2-D Inverse Discrete Cosine Transform
10
作者 陈禾 韩月秋 《Journal of Beijing Institute of Technology》 EI CAS 1999年第2期56-63,共8页
Aim To present an ASIC design of DA based 2 D IDCT. Methods\ In the design of 1 D IDCT is utilized a Chen based fast IDCT algorithm, and multiplier accumulators based on distributed algorithm contributes in reduc... Aim To present an ASIC design of DA based 2 D IDCT. Methods\ In the design of 1 D IDCT is utilized a Chen based fast IDCT algorithm, and multiplier accumulators based on distributed algorithm contributes in reducing the hardware amount and in enhancing the speed performance. Results and Conclusion\ VHDL simulation, synthesis and layout design of system are implemented. This 2 D IDCT ASIC design owns best timing performance when compared with other better designs internationally. Results of design prove to be excellent. 展开更多
关键词 discrete cosine transform(DCT) distributed algorithm(DA) vhsic hardware description language(VHDL)
在线阅读 下载PDF
雷达固态化对半导体技术的需求
11
作者 李静 《半导体情报》 2000年第4期27-33,共7页
对雷达固态化中的关键半导体技术 T/R模块、固态发射机和微波功率晶体管及VHSIC等三方面进行了论述。
关键词 半导体 固态发射机 vhsic 雷达 固态化
在线阅读 下载PDF
一种基于全数字锁相环的2FSK解调方法 被引量:2
12
作者 赵敬 王俊 李蒙 《微计算机信息》 北大核心 2007年第03Z期188-189,211,共3页
本文研究了一种采用全数字锁相环实现频移键控FSK信号解调的新方案。该方案基于可编程门阵列FPGA器件,用一个FSK解调实例介绍了全数字锁相环和解调器设计的过程。所设计的电路通过软件验证和硬件仿真,证明电路工作准确稳定,可以满足实... 本文研究了一种采用全数字锁相环实现频移键控FSK信号解调的新方案。该方案基于可编程门阵列FPGA器件,用一个FSK解调实例介绍了全数字锁相环和解调器设计的过程。所设计的电路通过软件验证和硬件仿真,证明电路工作准确稳定,可以满足实际要求。 展开更多
关键词 全数字锁相环 频移键控 在线可编程门阵列 vhsic硬件编程语言
在线阅读 下载PDF
基于VHDL之CPU设计与实践 被引量:13
13
作者 徐爱萍 张玉萍 涂国庆 《实验室研究与探索》 CAS 北大核心 2014年第5期120-124,共5页
随着大规模可编程逻辑器件的发展,EDA技术已成为硬件系统电路设计的重要手段。基于EDA技术的计算机组成原理整机实习通常在Quartus II仿真平台上实现。早期均采用Block Diagram的设计方式,虽然设计过程直观,但仿真调试困难,难以完全调... 随着大规模可编程逻辑器件的发展,EDA技术已成为硬件系统电路设计的重要手段。基于EDA技术的计算机组成原理整机实习通常在Quartus II仿真平台上实现。早期均采用Block Diagram的设计方式,虽然设计过程直观,但仿真调试困难,难以完全调试成功。本文研究了基于VHDL的灵活方便的CPU设计过程,该设计由取指、指令译码、指令执行、存储器接口、通用寄存器组和寄存器输出六个组成部分,最后通过调试软件直接观察寄存器的值来验证了设计的准确性。本研究方法对改革该课程的整机实习,发挥学生的主动能动性,提高学生的自主创造能力具有很好的指导意义和实际参考价值。 展开更多
关键词 计算机组成原理 CPU设计 整机实习 VHDL
在线阅读 下载PDF
RS码译码器的VLSI设计 被引量:5
14
作者 方立 吕昕 邓次平 《兵工学报》 EI CAS CSCD 北大核心 2002年第3期422-425,共4页
本文主要研究RS码译码器的VLSI设计优化方法。分析RS码译码算法的原理 ,将适合计算机仿真计算的算法转换成适合硬件实现的结构 ,并对其进行优化。设计并实现在FPGA上可以工作在 10MHz时钟频率下的单周期硬件译码器。
关键词 RS码译码器 VLSI设计 极高速集成电路硬件描述语言 现场可编程逻辑阵列
在线阅读 下载PDF
实时视频SDRAM控制器的FPGA设计与实现 被引量:10
15
作者 段晓晨 何小刚 程永强 《太原理工大学学报》 CAS 北大核心 2006年第S1期5-8,共4页
描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM... 描述了一种1024×768高分辨率实时视频图像数据处理的方法。由于高分辨率的视频流数据量大,又要进行实时显示,对于这样大的数据量必定要求大容量存储器来进行缓存;SDRAM存储量大,价格低廉,非常适于本系统。分析了设计中所用的SDRAM性能、特点,给出了SDRAM初始化方式及其相应的模式设置值,并根据本设计的实际情况对SDRAM状态机进行了简化,给出了一种相对容易实现的SDRAM状态机。为了实现快速实时的视频传输数据,使用了两片SDRAM进行读写切换,以写满写SDRAM为切换的标志,这样保证图像数据实时显示。并在相应的硬件电路上做了彩条实验,证明控制器操作的可行性。 展开更多
关键词 FPGA SDRAM VHDL 状态机
在线阅读 下载PDF
基于VHDL语言的出租车计费系统设计 被引量:2
16
作者 席砺莼 董丽梅 +1 位作者 田梦周 闫宏伟 《现代电子技术》 2003年第3期79-81,共3页
利用 VHDL语言设计出租车计费系统 ,使其实现计费以及预置和模拟汽车启动、停止、暂停等功能 ,并设计动态扫描电路显示车费数目 ,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序通过下载到特定芯片后 ,可应... 利用 VHDL语言设计出租车计费系统 ,使其实现计费以及预置和模拟汽车启动、停止、暂停等功能 ,并设计动态扫描电路显示车费数目 ,突出了其作为硬件描述语言的良好的可读性、可移植性和易理解等优点。此程序通过下载到特定芯片后 ,可应用于实际的出租车计费系统中。 展开更多
关键词 VHDL语言 出租车 计费系统 超高速 集成电路 硬件描述语言 计数器
在线阅读 下载PDF
基于VHDL的正交编码脉冲电路解码计数器设计 被引量:2
17
作者 胡天亮 李鹏 +1 位作者 张承瑞 左毅 《山东大学学报(工学版)》 CAS 2008年第3期10-13,57,共5页
针对正交编码脉冲电路脉冲(quadrature encoder pulse,QEP)的解码和计数的问题,给出了QEP解码计数器的解决方案.本方案在复杂可编程逻辑器件(complex programmablelogic device,CPLD)中使用VHDL(VHSIChardware descriptionlanguage)实... 针对正交编码脉冲电路脉冲(quadrature encoder pulse,QEP)的解码和计数的问题,给出了QEP解码计数器的解决方案.本方案在复杂可编程逻辑器件(complex programmablelogic device,CPLD)中使用VHDL(VHSIChardware descriptionlanguage)实现语言硬件编程.整个解码计数器设计分为脉冲边沿检测器,计数脉冲和计数方向发生器,上下行计数器三部分,成功的解决了由传感器抖动引起频繁换向时准确计数的问题.该解决方案使用Altera公司的Quartus Ⅱ软件进行设计并进行了仿真分析,最后给出了基于此技术的机床数显表的应用实例来说明此技术的可行性和柔性. 展开更多
关键词 正交编码脉冲 解码 VHDL硬件语言编程 复杂可编程逻辑器件
在线阅读 下载PDF
基于PDLMS算法的数字波束形成以及FPGA实现 被引量:1
18
作者 范瑜 金荣洪 +3 位作者 刘军 耿军平 刘波 王治国 《数据采集与处理》 CSCD 2004年第4期454-458,共5页
采用高并行度的并行延时最小均方 (PDLMS)算法 ,用现场可编程门阵列 (FPGA)实现自适应数字波束形成模块。使用 VHDL完成了该算法在硬件上的实现 ,同时给出了计算机仿真结果和系统硬件资源分析。仿真结果表明该方法结构简单 ,易于实现。
关键词 自适应数字波束形成 现场可编程门阵列(FPGA) 最小均方 FPGA实现 并行度 VHDL 算法 仿真结果 硬件 计算机仿真
在线阅读 下载PDF
基于FPGA控制的步进电机驱动设计 被引量:10
19
作者 王美川 王紫婷 《电子测量技术》 2008年第6期184-187,共4页
随着微控制器技术的快速发展,特别是高性能可编程逻辑器件的出现,促进了步进电机控制技术的发展,使得步进电机驱动系统集成化设计的实现成为可能。本文根据设计要求进行了四相步进电机驱动系统的芯片选择和硬件电路设计,以FPGA为核心器... 随着微控制器技术的快速发展,特别是高性能可编程逻辑器件的出现,促进了步进电机控制技术的发展,使得步进电机驱动系统集成化设计的实现成为可能。本文根据设计要求进行了四相步进电机驱动系统的芯片选择和硬件电路设计,以FPGA为核心器件,集成了驱动和控制部分,大大简化了逻辑控制电路。设计过程采用模块化设计方法,用VHDL硬件描述语言对电路进行描述,采用Altera的QuartusII集成化工具进行了综合和布局布线,仿真,充分利用FPGA芯片的资源,优化程序,提高模块的工作频率,提高芯片的控制精度。文中对整个系统的架构及硬件电路和软件的实现都做了详细的介绍,最后通过仿真和实验分析验证了此控制方案的可行性。 展开更多
关键词 步进电机 EDA FPGA VHDL
在线阅读 下载PDF
基于FPGA的欧洲应答器编码实现 被引量:2
20
作者 张斌 李开成 《北京交通大学学报》 EI CAS CSCD 北大核心 2006年第2期72-75,共4页
应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车_地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实... 应答器作为车地间信息传输的方式之一,在列车运行控制系统中有广泛的应用,欧洲列车控制系统(ETCS)就利用欧洲应答器(EUROBALISE)来实现车_地间的通信.本文在EU-ROBALISE编码原理的基础上,设计了一种利用现场可编程逻辑门阵列(FPGA)来实现EU-ROBALISE实时编码的方法,在MAX+PLUS II平台上应用VHDL硬件描述语言进行了仿真分析,最后的验证结果表明设计正确,达到了预期的目的. 展开更多
关键词 欧洲应答器 编码 现场可编程门阵列 MAX+PLUS 硬件描述语言
在线阅读 下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部