期刊文献+
共找到803篇文章
< 1 2 41 >
每页显示 20 50 100
基于Verilog-HDL的UART串行通讯模块设计及仿真 被引量:4
1
作者 扈华 白凤娥 《计算机与现代化》 2008年第8期11-15,共5页
UART协议是数据通信及控制系统中广泛使用的一种全双工串行数据传输协议,在实际工业生产中有时并不使用UART的全部功能,只需将其核心功能集成即可。波特率发生器、接收器和发送器是UART的三个核心功能模块,利用Verilog-HDL语言对这三个... UART协议是数据通信及控制系统中广泛使用的一种全双工串行数据传输协议,在实际工业生产中有时并不使用UART的全部功能,只需将其核心功能集成即可。波特率发生器、接收器和发送器是UART的三个核心功能模块,利用Verilog-HDL语言对这三个功能模块进行描述并加以整合,通过Modelsim仿真,其结果完全符合UART协议的要求。 展开更多
关键词 UART 串行通讯 verilog-hdl MODELSIM 仿真
在线阅读 下载PDF
基于Verilog-HDL的微机并行数据传送 被引量:1
2
作者 常晓明 姚世选 +1 位作者 李媛媛 谢刚 《太原理工大学学报》 CAS 2003年第6期668-670,678,共4页
介绍了微机并行打印口的基本构成,从系统结构、逻辑框图、时序图及打印口控制等多个方面,详细阐述了用并行打印口实现并行数据传送基本方案,并且给出了实现该方案的Verilog HDL描述。
关键词 数据传送 verilog-hdl 并行打印口
在线阅读 下载PDF
用Verilog-HDL设计序列检测器 被引量:2
3
作者 鄢靖丰 陈晓黎 王平 《计算机与数字工程》 2005年第11期118-121,共4页
简要介绍Verilog-HDL设计数字电路基本原理,并用它具体的设计一个序列检测器,且与传统的用J-K触发器所设计的检测器进行了比较,最后在Synplify开发环境进行仿真综合,自动生成了满足给定条件的序列检测器物理电路。
关键词 verilog-hdl SYNPLIFY 电子设计自动化 序列检测器
在线阅读 下载PDF
基于Verilog-HDL的轴承振动噪声电压峰值检测 被引量:2
4
作者 常晓明 谢刚 +1 位作者 李媛媛 孙连贵 《单片机与嵌入式系统应用》 2002年第12期56-58,共3页
介绍模拟峰值电压的检测方式,叙述基于Verilog-HDL与高速A/D转换器相结合所实现的数字式快速轴承噪声检测方法,给出相关的Verilog-HDL主模块部分。
关键词 verilog-hdl 轴承 振动噪声 电压峰值 检测 A/D转换器
在线阅读 下载PDF
基于Verilog-HDL描述的多用途步进电机控制芯片的设计 被引量:4
5
作者 罗昉 翁良科 尹仕 《电子工程师》 2002年第8期30-33,44,共5页
介绍了一种基于 Verilog- HDL描述的多功能步进电机控制芯片的可综合方案 ,该方案可方便地构成两相双极或四相单极步进电机的控制系统。外接元件极少 ,只需给定时钟、转向以及工作模式信号 ,就可使系统工作。该方案采用模块化设计 ,可... 介绍了一种基于 Verilog- HDL描述的多功能步进电机控制芯片的可综合方案 ,该方案可方便地构成两相双极或四相单极步进电机的控制系统。外接元件极少 ,只需给定时钟、转向以及工作模式信号 ,就可使系统工作。该方案采用模块化设计 ,可扩展性好 。 展开更多
关键词 步进电机 控制芯片 ISPLSI器件 verilog-hdl
在线阅读 下载PDF
基于Verilog-HDL的现代数字系统设计 被引量:1
6
作者 郑汉尚 《中国新技术新产品》 2008年第14期24-24,共1页
随着社会的发展,各种电子产品和工业控制的要求越来越高。这必然会推动现代数字系统的设计。进行数字系统的设计有多种方法和多种的设计工具,随着EDA计术的发展,为现代数字系统的设计提供了灵活,快捷的途径。本文通过介绍Verilog_HDL语... 随着社会的发展,各种电子产品和工业控制的要求越来越高。这必然会推动现代数字系统的设计。进行数字系统的设计有多种方法和多种的设计工具,随着EDA计术的发展,为现代数字系统的设计提供了灵活,快捷的途径。本文通过介绍Verilog_HDL语言和QuartusⅡ工具来对现代数字系统的设计方法和流程进行描述。最后通过设计一个交通灯控制器对现代数字系统的设计进行详细的介绍。 展开更多
关键词 EDA技术 verilog-hdl 数字电路设计 现代数字系统
在线阅读 下载PDF
Verilog-HDL讲座 第六讲 用Verilog-HDL做CPLD设计目标板的设计和下载软件的使用
7
作者 李媛媛 常晓明 《今日电子》 2004年第1期54-56,共3页
学习了Verilog-HDL的基本概念,并用其仿真环境Modelsim XE对基本逻辑电路进行仿真后,如果希望在硬件上实现所设计的电路功能,就需要有一块目标板。
关键词 verilog-hdl CPLD 目标板 下载软件 逻辑电路 电路功能
在线阅读 下载PDF
Verilog-HDL讲座 第七讲 用Verilog-HDL做CPLD设计—组合逻辑电路的实现
8
作者 李媛媛 常晓明 《今日电子》 2004年第2期53-56,共4页
关键词 verilog-hdl CPLD 组合逻辑电路 与非门 数据选择器 二进制编码器
在线阅读 下载PDF
Verilog-HDL讲座 第五讲 典型基本逻辑路的Verilog-HDL描述
9
作者 常晓明 李媛媛 《今日电子》 2003年第12期42-46,共5页
关键词 逻辑电路 verilog-hdl 数据选择器 编码器 同步RS触发器
在线阅读 下载PDF
Verilog-HDL讲座 第八讲 用Verilog-HDL做CPLD设计——时序逻辑电路的实现
10
作者 常晓明 李媛媛 《今日电子》 2004年第3期49-53,共5页
关键词 verilog-hdl CPLD 电路设计 时序逻辑电路 闪烁灯 可编程单脉冲发生器
在线阅读 下载PDF
用Verilog-HDL设计数字逻辑系统 被引量:5
11
作者 马朝 李颖 杨明 《计算机工程》 CAS CSCD 北大核心 2000年第12期110-112,共3页
介绍硬件描述语言Verilog-HDL。通过与传统的数字逻辑系统的设计方法进行比较,展现了硬件描述语言Verilog-HDL设计数字逻辑电路的优越性。
关键词 数字逻辑系统 verilog-hdl 数字电路 设计
在线阅读 下载PDF
Verilog-HDL讲座 第一讲 Verilog-HDL与CPLD/FPGA设计
12
作者 常晓明 《今日电子》 2003年第8期59-61,共3页
关键词 verilog-hdl CPLD FPGA 数字电路 电路设计
在线阅读 下载PDF
Verilog-HDL讲座 第三讲 Verilog-HDL的基本概念
13
作者 常晓明 《今日电子》 2003年第10期54-57,共4页
关键词 verilog-hdl 与门 模块定义 门级描述 数据流 与非门 缓冲器 或门 或非门 逻辑仿真
在线阅读 下载PDF
Verilog-HDL讲座 第四讲 Verilog-HDL仿真软件的基本操作
14
作者 常晓明 《今日电子》 2003年第11期53-54,50,共3页
关键词 verilog-hdl 仿真软件 工程文件 操作方法
在线阅读 下载PDF
基于Verilog-HDL的逻辑分析卡中双向端口的设计 被引量:1
15
作者 王海渊 常晓明 李媛媛 《太原理工大学学报》 CAS 北大核心 2006年第4期463-465,共3页
介绍了自行设计逻辑分析卡的系统构成,给出各个功能模块的逻辑框图。然后,从应用的角度简单介绍了ISSI公司的静态RAM芯片IS61LV256,并阐明了将其作为逻辑分析卡外部RAM的使用方法,设计了该RAM与CPLD的硬件接口。应用Verilog-HDL语言对双... 介绍了自行设计逻辑分析卡的系统构成,给出各个功能模块的逻辑框图。然后,从应用的角度简单介绍了ISSI公司的静态RAM芯片IS61LV256,并阐明了将其作为逻辑分析卡外部RAM的使用方法,设计了该RAM与CPLD的硬件接口。应用Verilog-HDL语言对双向(inout)端口所进行了描述,在此基础上以一个简化了的双向(inout)端口模块为例,设计了对该双向(in-out)端口的仿真方法,并给出了仿真结果。最后给出一种简易的硬件测试方法对双向(inout)端口进行测试,证明了该设计以及对其的仿真的正确性。 展开更多
关键词 Verilog—HDL 逻辑分析卡 inout 硬件测试法 RAM
在线阅读 下载PDF
基于Verilog-HDL的信号处理板卡中双向端口的设计 被引量:1
16
作者 陈美燕 王丹 《中国集成电路》 2008年第6期71-75,共5页
选用Xilinx的Virtex-4芯片,美国德州仪器TexasInstruments公司C6000的DSP-TMS320C6713,设计一个高速信号(采集)处理板,介绍了其系统构成,以及各模块的逻辑框图。应用Verilog-HDL语言对双向(inout)端口进行了描述,同时给出仿真初始化双... 选用Xilinx的Virtex-4芯片,美国德州仪器TexasInstruments公司C6000的DSP-TMS320C6713,设计一个高速信号(采集)处理板,介绍了其系统构成,以及各模块的逻辑框图。应用Verilog-HDL语言对双向(inout)端口进行了描述,同时给出仿真初始化双向端口I/O的方法。 展开更多
关键词 双向端口 FPGA DSP VERILOG HDL
在线阅读 下载PDF
基于FPGA的CAN FD控制器的设计与验证
17
作者 罗旸 何志豪 《电子与封装》 2025年第9期56-62,共7页
CAN FD总线协议作为新一代汽车总线网络的核心通信技术,在提升传输速率和扩展数据场长度方面展现出显著优势。然而,现有CAN FD控制器普遍采用封闭式IP核,协议栈不可见,严重制约了网络系统的自主可控性。针对这一问题,提出一种基于FPGA... CAN FD总线协议作为新一代汽车总线网络的核心通信技术,在提升传输速率和扩展数据场长度方面展现出显著优势。然而,现有CAN FD控制器普遍采用封闭式IP核,协议栈不可见,严重制约了网络系统的自主可控性。针对这一问题,提出一种基于FPGA实现的CAN FD控制器设计方案。该设计兼容CAN标准,新增了CRC17和CRC21循环冗余校验算法,为数据传输的准确性增加了双重保障。设计的CAN FD控制器与现有的CAN FD封闭式IP核相比,资源占用率更少,功耗更低。仿真结果显示,可以正常通过上位机与FPGA进行CAN FD总线协议通信,该设计能够实现自定义调整,灵活性高,可以达到预期的效果且具有实用价值。 展开更多
关键词 FPGA Verilog HDL CAN FD总线协议
在线阅读 下载PDF
基于FPGA的视频数字识别系统
18
作者 田晨雨 李锦屏 +2 位作者 李雨忻 李刘杰 程传同 《云南大学学报(自然科学版)》 北大核心 2025年第2期266-273,共8页
构建了一种基于现场可编程门阵列(field programmable gate array,FPGA)和CMOS图像传感器OV7725的视频数字识别系统.该系统包括人工光感受器、数字电位器阵列相关电路和视频图形阵列(video graphic array, VGA)显示器.由FPGA和CMOS图像... 构建了一种基于现场可编程门阵列(field programmable gate array,FPGA)和CMOS图像传感器OV7725的视频数字识别系统.该系统包括人工光感受器、数字电位器阵列相关电路和视频图形阵列(video graphic array, VGA)显示器.由FPGA和CMOS图像传感器OV7725组成的人工光感受器将视频数字输入并进行图像处理,利用数字电位器阵列相关电路进行数字的训练与识别,可通过VGA显示器和FPGA上的数码管进行数字显示.系统采用QuartusⅡ18.1软件平台,通过Verilog HDL语言进行程序编写并进行时序分析验证.该系统能识别0到9的视频数字,取得了良好的效果,从而实现了基于FPGA的视频数字识别系统. 展开更多
关键词 现场可编程门阵列(FPGA) 视频数字识别 图像处理 Verilog HDL 视频图形阵列(VGA)
在线阅读 下载PDF
基于FPGA的红外成像系统
19
作者 胡洋 王霄 +2 位作者 乔俊 李峻光 孙文斌 《信息技术》 2025年第6期23-29,共7页
红外探测器的发展经历了从第一代的单元器件到第四代的高分辨率焦平面阵列,性能得到不断提高,然而平时的调试测试过程无可避免地会对红外成像系统造成一定损失,因此通过模拟红外成像,再转向真实的红外探测器实现是有必要的。为此,文中... 红外探测器的发展经历了从第一代的单元器件到第四代的高分辨率焦平面阵列,性能得到不断提高,然而平时的调试测试过程无可避免地会对红外成像系统造成一定损失,因此通过模拟红外成像,再转向真实的红外探测器实现是有必要的。为此,文中研究设计了一套基于FPGA红外探测器成像系统,采用Verilog HDL语言,利用UDP协议传输和FIFO存储数据,通过上位机进行图像显示,实现了各分辨率的田字格图像和棋盘格图像的自由切换。后续将设计转接到自主研发的红外探测器,实验结果表明,通过串口指令改变曝光时间可实现改变探测器的灰度图像,且该系统可在无探测器的情况下模拟探测器输出过程。 展开更多
关键词 红外探测器 焦平面阵列 FPGA Verilog HDL 分辨率
在线阅读 下载PDF
基于FPGA的TANGRAM分组密码算法实现
20
作者 王建新 许弘可 +3 位作者 郑玉崝 肖超恩 张磊 洪睿鹏 《计算机应用研究》 CSCD 北大核心 2024年第1期260-265,共6页
TANGRAM系列分组密码算法是一种采用比特切片方法,适合多种软硬件平台的系列分组密码算法。针对TANGRAM-128/128算法,使用Verilog HDL对该算法进行FPGA实现并提出设计方案。首先,介绍了TANGRAM密码算法的特点和流程,提出了针对TANGRAM... TANGRAM系列分组密码算法是一种采用比特切片方法,适合多种软硬件平台的系列分组密码算法。针对TANGRAM-128/128算法,使用Verilog HDL对该算法进行FPGA实现并提出设计方案。首先,介绍了TANGRAM密码算法的特点和流程,提出了针对TANGRAM密码算法进行44轮加/解密迭代计算的方案,该方案采取有限状态机的方法有效降低了资源消耗;其次,基于国产高云云源平台,完成了基于高云FPGA的算法工程实现,以及功能仿真和数据的正确性验证,同时在QuartusⅡ13.1.0平台上也进行了相关测试,用以比较。测试结果表明,TANGRAM系列分组密码算法基于Altera公司的CycloneⅣE系列EP4CE40F29C6芯片进行工程实现,最大时钟频率为138.64 MHz,加/解密速率为403.30 Mbps;基于高云半导体GW2A-55系列芯片的最大时钟频率为96.537 MHz,加/解密速率为280.80 Mbps。 展开更多
关键词 TANGRAM 分组密码算法 Verilog HDL 有限状态机
在线阅读 下载PDF
上一页 1 2 41 下一页 到第
使用帮助 返回顶部