随着SoC的复杂度不断提高,通过集成IP核的设计方式能够加快芯片设计的周期,同时由于总线上主从设备的增加,有必要基于AHB总线设计一款高速互连的AHB总线矩阵,在AHB multi layer的基础上,将仲裁模块改为由内部寄存模块接收信息后,再由从...随着SoC的复杂度不断提高,通过集成IP核的设计方式能够加快芯片设计的周期,同时由于总线上主从设备的增加,有必要基于AHB总线设计一款高速互连的AHB总线矩阵,在AHB multi layer的基础上,将仲裁模块改为由内部寄存模块接收信息后,再由从机端完成对各个主机发送过来的信号信息进行仲裁。同时还加入了防死锁模块,从而实现了能够根据预设的计数阈值判断AHB是否发生死锁的功能;最后通过AHB总线接口的验证IP搭建UVM仿真测试环境,对所设计的总线系统基本功能进行了测试,实现了单master访问多个slave和多个master对多个slave并行访问的功能。展开更多
文摘随着SoC的复杂度不断提高,通过集成IP核的设计方式能够加快芯片设计的周期,同时由于总线上主从设备的增加,有必要基于AHB总线设计一款高速互连的AHB总线矩阵,在AHB multi layer的基础上,将仲裁模块改为由内部寄存模块接收信息后,再由从机端完成对各个主机发送过来的信号信息进行仲裁。同时还加入了防死锁模块,从而实现了能够根据预设的计数阈值判断AHB是否发生死锁的功能;最后通过AHB总线接口的验证IP搭建UVM仿真测试环境,对所设计的总线系统基本功能进行了测试,实现了单master访问多个slave和多个master对多个slave并行访问的功能。
