针对FPGA系统中涉及三角函数等数学运算,而传统的查找表方法占用资源较多,计算精度不足等问题,提出了基于CORDIC算法的三角函数计算的实现方法。首先给出了CORDIC算法的硬件结构,然后使用Verilog HDL硬件描述语言,在Quartus II 13.1中...针对FPGA系统中涉及三角函数等数学运算,而传统的查找表方法占用资源较多,计算精度不足等问题,提出了基于CORDIC算法的三角函数计算的实现方法。首先给出了CORDIC算法的硬件结构,然后使用Verilog HDL硬件描述语言,在Quartus II 13.1中对算法进行编译和仿真,并对仿真结果和实际结果进行误差分析,最后选择Altera公司的Cyclone IV E系列中EP4CE30F23C6器件,完成了CORDIC算法的FPGA实现。实验结果表明,该算法能够利用较少的硬件资源,实现较高的计算精度,并且运算速度较快,可以满足实际应用中的计算需求。展开更多
针对基于浮点加法器的CORDIC(Coordinate Rotation Digital Calculation,坐标旋转数字计算)实现单精度浮点型三角函数的角度收敛范围受限、处理速度低、电路开销大、响应延时长等问题,通过将浮点运算转化为定点运算以及对无缩放因子COR...针对基于浮点加法器的CORDIC(Coordinate Rotation Digital Calculation,坐标旋转数字计算)实现单精度浮点型三角函数的角度收敛范围受限、处理速度低、电路开销大、响应延时长等问题,通过将浮点运算转化为定点运算以及对无缩放因子CORDIC算法的优化,提出一种基于查找表技术和双步迭代技术的高计算效率电路设计结构,解决了无缩放因子CORDIC算法计算三角函数需要引入乘法器和迭代次数过高的问题.在Stratix IV(EP4SGX70DF29C2X型FPGA)上实现了满足IEEE-754标准的单精度浮点正弦、余弦的三角函数运算.实验结果表明该电路工作频率可达282MHz,对比已有电路结构,响应延时和电路总面积有效降低,计算精度达到10E-7.展开更多
文摘针对FPGA系统中涉及三角函数等数学运算,而传统的查找表方法占用资源较多,计算精度不足等问题,提出了基于CORDIC算法的三角函数计算的实现方法。首先给出了CORDIC算法的硬件结构,然后使用Verilog HDL硬件描述语言,在Quartus II 13.1中对算法进行编译和仿真,并对仿真结果和实际结果进行误差分析,最后选择Altera公司的Cyclone IV E系列中EP4CE30F23C6器件,完成了CORDIC算法的FPGA实现。实验结果表明,该算法能够利用较少的硬件资源,实现较高的计算精度,并且运算速度较快,可以满足实际应用中的计算需求。
文摘针对基于浮点加法器的CORDIC(Coordinate Rotation Digital Calculation,坐标旋转数字计算)实现单精度浮点型三角函数的角度收敛范围受限、处理速度低、电路开销大、响应延时长等问题,通过将浮点运算转化为定点运算以及对无缩放因子CORDIC算法的优化,提出一种基于查找表技术和双步迭代技术的高计算效率电路设计结构,解决了无缩放因子CORDIC算法计算三角函数需要引入乘法器和迭代次数过高的问题.在Stratix IV(EP4SGX70DF29C2X型FPGA)上实现了满足IEEE-754标准的单精度浮点正弦、余弦的三角函数运算.实验结果表明该电路工作频率可达282MHz,对比已有电路结构,响应延时和电路总面积有效降低,计算精度达到10E-7.
