-
题名基于外壳架构与测试访问机制的数字芯核可测试性设计
被引量：2
- 1
-
-
作者
陈圣俭
李广进
高华
-
机构
装甲兵工程学院控制工程系
-
出处
《微电子学与计算机》
CSCD
北大核心
2012年第6期42-45,50,共5页
-
基金
国家自然科学基金资助项目(61179001)
-
文摘
深亚徽米技术的应用以及芯核的嵌入性特点.使传统的测试方法不再能满足芯核测试的需要.IEEEStdl 500针对此问题提出了芯核的可测试性设计方案——外壳架构和测试访问机制.基于IEEE Stdl 500.以74373与741 38软梭为例,提出数字芯梭可测试性设计的方法,并通过多种指令仿真验证了设计的合理性;设计的TAM控制器复用JTAC-端口,节约了测试端口资源.提供了测试效率.
-
关键词
IEEE
std1500
外壳
可测试性
测试访问机制
TAM控制器
-
Keywords
IEEE Std 1500
wrapper
testability
test access mechanism
TAM controller
-
分类号
TP391.76
[自动化与计算机技术—计算机应用技术]
-
-
题名层次型结构片上网络测试方法研究
被引量：5
- 2
-
-
作者
赵建武
师奕兵
王志刚
-
机构
电子科技大学自动化工程学院
-
出处
《电子测量与仪器学报》
CSCD
2009年第5期34-39,共6页
-
基金
中国教育部"新世纪优秀人才支持计划"(编号:NCET-05-0804)资助项目
国家建设高水平大学公派研究生资助项目
-
文摘
使用HDL硬件描述语言建模了在FPGA芯片中可综合实现的二维网状片上网络,在此基础上建立了片上网络测试平台。提出了一种新颖的基于全扫描和逻辑内建自测试的层次型结构片上网络测试方法,论述了层次型结构和非层次型结构SoC芯片测试方法的差异,给出了与IEEEStd.1500标准兼容的测试壳设计,测试响应特征分析使用空间和时间数据压缩技术。实验结果显示本文所提出测试方法能有效地减少测试时间和测试数据量,从而降低了整体测试成本。该方法适用于不同类型的片上网络。
-
关键词
片上网络
层次型结构
全扫描
逻辑内建自测试
测试壳
IEEE
Std.1500
-
Keywords
Network-on-Chips
hierarchical infrastructure
full scan
logic built-in self-test
test wrapper
IEEE Std. 1500
-
分类号
TN407
[电子电信—微电子学与固体电子学]
-
