嵌入式芯核测试标准IEEE Std 1500综述 被引量：14

1

作者 杨鹏 邱静 刘冠军 《测控技术》 CSCD 2006年第8期40-43,共4页

介绍了IEEE 1500标准制定的历程和背景、SoC测试面临的重大挑战及该标准所要解决的问题、IEEE 1500标准的基本结构和使用方法,最后对该标准的未来提出展望。

关键词 片上系统 芯核 IEEE 1500标准 边界扫描标准 核测试语言标准

在线阅读 下载PDF 职称材料

数字IP核的IEEE Std1500外壳架构设计研究 被引量：5

2

作者 李广进 陈圣俭 +1 位作者 牛金涛 高华 《微电子学与计算机》 CSCD 北大核心 2012年第10期42-46,共5页

IP核可测试性架构的多样性、互不兼容性给SoC的测试带来不便,IEEE Std1500针对此问题提出了一种标准的、可配置的可测试性架构,如何设计实现这种架构便成为SoC测试研究的热点问题.基于IEEE Std1500,利用边界扫描技术,结合自行设计的IP核... IP核可测试性架构的多样性、互不兼容性给SoC的测试带来不便,IEEE Std1500针对此问题提出了一种标准的、可配置的可测试性架构,如何设计实现这种架构便成为SoC测试研究的热点问题.基于IEEE Std1500,利用边界扫描技术,结合自行设计的IP核,本文给出标准化架构的设计过程,利用quartus ii平台仿真验证了多种测试指令下设计的有效性.提出的外壳并行配置设计打破传统串行测试的局限性,为实现SoC中IP核的并行测试、缩短测试时间提供新的思路. 展开更多

关键词 IEEE 15000标准 SOC IP核 IEEE 1500外壳 可测试性

在线阅读 下载PDF 职称材料

基于IEEE Std 1500标准的SOC可测性设计研究 被引量：2

3

作者 周银 周浔 +1 位作者 陈圣俭 王月芳 《计算机测量与控制》 CSCD 北大核心 2012年第5期1190-1193,共4页

集成电路深亚微米制造技术和设计技术的迅速发展,使得基于IP核复用的SOC设计技术得到越来越广泛的应用,但由于IP核的来源不同,设计标准的不兼容等因素,使得SOC的测试变得越来越困难;IEEE为解决SOC的测试问题提出了嵌入式芯核测试标准IEE... 集成电路深亚微米制造技术和设计技术的迅速发展,使得基于IP核复用的SOC设计技术得到越来越广泛的应用,但由于IP核的来源不同,设计标准的不兼容等因素,使得SOC的测试变得越来越困难;IEEE为解决SOC的测试问题提出了嵌入式芯核测试标准IEEE Std 1500,致力于建立标准化的IP核供应商和用户之间的测试接口,简化核测试信息的复用;文章详细介绍了IEEE Std 1500标准的测试架构,使用方法和核测试描述语言CTL,同时给出标准中提出的SOC可测性设计方法。 展开更多

关键词 SOC IEEE std 1500 IP核 边界扫描 测试

在线阅读 下载PDF 职称材料

基于IEEE Std1500的IP核并行测试控制架构设计

4

作者 李广进 陈圣俭 +1 位作者 牛金涛 高华 《计算机测量与控制》 CSCD 北大核心 2012年第9期2338-2340,2344,共4页

随着IEEE 1500标准的不断推广应用,兼容该标准的IP核也越来越多,具有IEEE 1500标准结构的IP核也被越来越多的应用到片上系统的设计中;由于IEEE 1500标准定义了外壳架构和测试访问机制,因此如何实现片上系统中IP核的外壳架构和测试访问... 随着IEEE 1500标准的不断推广应用,兼容该标准的IP核也越来越多,具有IEEE 1500标准结构的IP核也被越来越多的应用到片上系统的设计中;由于IEEE 1500标准定义了外壳架构和测试访问机制,因此如何实现片上系统中IP核的外壳架构和测试访问机制的测试控制便成为研究的热点问题;文章在研究标准的基础上,基于外壳架构和CAS-BUS测试访问机制,提出IP核的并行测试控制架构,通过多IP核的仿真时序图分析,验证了测试控制架构的有效性;该架构能够实现多IP核的并行测试控制,节约了测试时间,提高了测试效率,为片上系统的测试控制提供一种新思路。 展开更多

关键词 IEEE1500标准 IP核 外壳 测试访问机制 并行

在线阅读 下载PDF 职称材料

基于嵌入式芯核测试的IEEE std 1500标准 被引量：4

5

作者 魏岩 固靖 洪开 《微计算机信息》 2009年第11期138-140,共3页

本文介绍了IEEEstd1500的标准、基本结构和使用方法,描述了如何将标准运用到具有知识产权的芯核所构成的片上系统中,通过计算机程序设计的手段实现SOC的设计验证,完成IEEEstd1500标准中特定芯壳封装下的SOC测试,加速测试生成和复用,并... 本文介绍了IEEEstd1500的标准、基本结构和使用方法,描述了如何将标准运用到具有知识产权的芯核所构成的片上系统中,通过计算机程序设计的手段实现SOC的设计验证,完成IEEEstd1500标准中特定芯壳封装下的SOC测试,加速测试生成和复用,并结合芯核测试语言CTL提供测试设计实例。 展开更多

关键词 片上系统 嵌入式芯核 IEEE std 1500标准 芯核测试语言

在线阅读 下载PDF 职称材料

基于IEEE 1500标准的模拟核外壳的设计

6

作者 颜学龙 江志强 柴华 《计算机测量与控制》 CSCD 北大核心 2012年第9期2536-2538,2545,共4页

在系统芯片SoC测试中,模拟核的可靠性测试是现在亟待解决的一个重要问题;针对此问题,主要对Wrapper测试壳结构进行设计,在此标准的基础上增加了AD和DA的转换器,既保留了原来应有的测试标准和方法,同时增加了用数字信号来测试模拟信号的... 在系统芯片SoC测试中,模拟核的可靠性测试是现在亟待解决的一个重要问题;针对此问题,主要对Wrapper测试壳结构进行设计,在此标准的基础上增加了AD和DA的转换器,既保留了原来应有的测试标准和方法,同时增加了用数字信号来测试模拟信号的方法;通过用Quartus II软件和PSpice软件的联合仿真下,证明了基于1500标准的外壳设计可以对模拟核进行测试。 展开更多

关键词 模拟核 IEEE std 1500 测试外壳

在线阅读 下载PDF 职称材料

层次型结构片上网络测试方法研究 被引量：5

7

作者 赵建武 师奕兵 王志刚 《电子测量与仪器学报》 CSCD 2009年第5期34-39,共6页

使用HDL硬件描述语言建模了在FPGA芯片中可综合实现的二维网状片上网络,在此基础上建立了片上网络测试平台。提出了一种新颖的基于全扫描和逻辑内建自测试的层次型结构片上网络测试方法,论述了层次型结构和非层次型结构SoC芯片测试方法... 使用HDL硬件描述语言建模了在FPGA芯片中可综合实现的二维网状片上网络,在此基础上建立了片上网络测试平台。提出了一种新颖的基于全扫描和逻辑内建自测试的层次型结构片上网络测试方法,论述了层次型结构和非层次型结构SoC芯片测试方法的差异,给出了与IEEEStd.1500标准兼容的测试壳设计,测试响应特征分析使用空间和时间数据压缩技术。实验结果显示本文所提出测试方法能有效地减少测试时间和测试数据量,从而降低了整体测试成本。该方法适用于不同类型的片上网络。 展开更多

关键词 片上网络 层次型结构 全扫描 逻辑内建自测试 测试壳 IEEE std.1500

在线阅读 下载PDF 职称材料

SoC的存储器Wrapper设计及故障测试 被引量：3

8

作者 谈恩民 马江波 秦昌明 《微电子学与计算机》 CSCD 北大核心 2011年第6期122-125,共4页

在系统芯片SoC测试中,存储器的可靠性测试是一项非常重要内容.IEEE Std 1500是专门针对嵌入式芯核测试所制定的国际标准,规范了IP核提供者和使用者之间的标准接口.基于此标准完成针对SoC存储器的Wrapper测试壳结构和控制器的设计.以32&#... 在系统芯片SoC测试中,存储器的可靠性测试是一项非常重要内容.IEEE Std 1500是专门针对嵌入式芯核测试所制定的国际标准,规范了IP核提供者和使用者之间的标准接口.基于此标准完成针对SoC存储器的Wrapper测试壳结构和控制器的设计.以32×8的SRAM为测试对象进行测试验证.结果表明,系统能够准确的诊断出存储器存在故障. 展开更多

关键词 SoC存储器 IEEE std 1500 测试外壳

在线阅读 下载PDF 职称材料

基于外壳架构与测试访问机制的数字芯核可测试性设计 被引量：2

9

作者 陈圣俭 李广进 高华 《微电子学与计算机》 CSCD 北大核心 2012年第6期42-45,50,共5页

深亚徽米技术的应用以及芯核的嵌入性特点.使传统的测试方法不再能满足芯核测试的需要.IEEEStdl 500针对此问题提出了芯核的可测试性设计方案——外壳架构和测试访问机制.基于IEEE Stdl 500.以74373与741 38软梭为例,提出数字芯梭可测... 深亚徽米技术的应用以及芯核的嵌入性特点.使传统的测试方法不再能满足芯核测试的需要.IEEEStdl 500针对此问题提出了芯核的可测试性设计方案——外壳架构和测试访问机制.基于IEEE Stdl 500.以74373与741 38软梭为例,提出数字芯梭可测试性设计的方法,并通过多种指令仿真验证了设计的合理性;设计的TAM控制器复用JTAC-端口,节约了测试端口资源.提供了测试效率. 展开更多

关键词 IEEE std1500 外壳 可测试性 测试访问机制 TAM控制器

在线阅读 下载PDF 职称材料

具备兼容性和层次性的SOC测试控制结构设计 被引量：2

10

作者 鲍芳 赵元富 杜俊 《微电子学》 CAS CSCD 北大核心 2008年第2期222-225,240,共5页

IP核的集成问题是SOC设计的关键,测试集成更是无法回避的难题。因此,灵活高效的测试控制结构成为SOC可测性设计的重要研究内容。文章分析了IEEE Std 1149.1对传统IC芯片内部和外部测试的整体控制能力;剖析了IEEE Std 1500TM对嵌入式IP... IP核的集成问题是SOC设计的关键,测试集成更是无法回避的难题。因此,灵活高效的测试控制结构成为SOC可测性设计的重要研究内容。文章分析了IEEE Std 1149.1对传统IC芯片内部和外部测试的整体控制能力;剖析了IEEE Std 1500TM对嵌入式IP核测试所做规定的标准性和可配置性。在此基础上,提出了一种复用芯片级测试控制器的测试控制结构,该结构能兼容不同类型的IP核,并且有助于实现复杂SOC的层次性测试控制。 展开更多

关键词 SOC 测试控制结构 IEEE std 1500 边界扫描

在线阅读 下载PDF 职称材料

SoC中存储器测试技术的研究

11

作者 柴华 谈恩民 江志强 《大众科技》 2012年第3期33-35,39,共4页

随着集成电路规模的不断扩大,基于IP核复用的SoC设计技术被广泛应用,但是由于IP核的来源不同,使得SoC的测试变得越来越困难。IEEE Std 1500给IP核提供商与用户之间提供了标准的测试接口,简化核测试信息的复用。文章基于此标准设计了SoC... 随着集成电路规模的不断扩大,基于IP核复用的SoC设计技术被广泛应用,但是由于IP核的来源不同,使得SoC的测试变得越来越困难。IEEE Std 1500给IP核提供商与用户之间提供了标准的测试接口,简化核测试信息的复用。文章基于此标准设计了SoC中存储器的Wrapper测试壳结构和BIST控制器,以DRAM和SRAM为测试对象进行验证,结果表明了在不同测试指令和故障模式下,测试壳和控制器的有效性。 展开更多

关键词 SoC存储器 IEEE std 1500 测试外壳 BIST

在线阅读 下载PDF 职称材料