期刊文献+
共找到26篇文章
< 1 2 >
每页显示 20 50 100
Three-dimensional simulation of fabrication process-dependent effects on single event effects of SiGe heterojunction bipolar transistor 被引量:2
1
作者 张晋新 贺朝会 +3 位作者 郭红霞 李培 郭宝龙 吴宪祥 《Chinese Physics B》 SCIE EI CAS CSCD 2017年第8期542-550,共9页
The fabrication process dependent effects on single event effects (SEEs) are investigated in a commercial silicon- germanium heterojunction bipolar transistor (SiGe HBT) using three-dimensional (3D) TCAD simulat... The fabrication process dependent effects on single event effects (SEEs) are investigated in a commercial silicon- germanium heterojunction bipolar transistor (SiGe HBT) using three-dimensional (3D) TCAD simulations. The influences of device structure and doping concentration on SEEs are discussed via analysis of current transient and charge collection induced by ions strike. The results show that the SEEs representation of current transient is different from representation of the charge collection for the same process parameters. To be specific, the area of C/S junction is the key parameter that affects charge collection of SEE. Both current transient and charge collection are dependent on the doping of collector and substrate. The base doping slightly influences transient currents of base, emitter, and collector terminals. However, the SEEs of SiGe HBT are hardly affected by the doping of epitaxial base and the content of Ge. 展开更多
关键词 sige HBT single event effects fabrication process dependence 3D simulation
原文传递
一款基于SiGe工艺的宽带射频驱动放大器
2
作者 张斌 蒋颖丹 +4 位作者 权帅超 汪柏康 孙莎莎 秦战明 孙文俊 《现代电子技术》 北大核心 2025年第2期14-20,共7页
为了降低温漂效应对放大器的影响,通过理论分析,设计了一款集成有温度补偿直流偏置网络的宽带射频驱动放大器。为了提高增益和输出功率,电路采用两级差分共射-共基极(cascode)结构,输出端口集成了一款结构新颖的差分转单端Marchand巴伦... 为了降低温漂效应对放大器的影响,通过理论分析,设计了一款集成有温度补偿直流偏置网络的宽带射频驱动放大器。为了提高增益和输出功率,电路采用两级差分共射-共基极(cascode)结构,输出端口集成了一款结构新颖的差分转单端Marchand巴伦,同时基于0.18μm SiGe BiCMOS高性能异质结双极晶体管工艺进行设计。电磁仿真结果显示,在8~16 GHz的频带范围内,放大器的增益>26 dB,输出1 dB功率压缩点≥10 dBm,饱和输出功率≥13 dBm,端口回波损耗≤-10 dB,-40~125℃范围内同频点增益浮动≤1.5 dB。所设计的驱动放大器电路性能稳定,2.8 V电源工作电流为45 mA,尺寸仅为0.50 mm×0.58 mm,实现了SiGe放大器高性能、小型化的设计要求。 展开更多
关键词 驱动放大器 宽带射频 sige工艺 温度补偿 共射-共基极(cascode)结构 Marchand巴伦 异质结双极晶体管
在线阅读 下载PDF
重离子导致的SOI SiGe HBT的SET效应数值模拟研究
3
作者 李府唐 郭刚 +4 位作者 张峥 孙浩瀚 刘翠翠 史慧琳 欧阳晓平 《半导体技术》 北大核心 2025年第7期714-722,共9页
锗硅异质结双极晶体管(SiGe HBT)具有优异的低温性能以及抗总剂量效应和位移损伤的能力,但是其对单粒子效应(SEE)较敏感。利用计算机辅助设计技术(TCAD)构建了SiGe HBT模型,研究了衬底类型、重离子入射位置、器件温度和重离子线性能量转... 锗硅异质结双极晶体管(SiGe HBT)具有优异的低温性能以及抗总剂量效应和位移损伤的能力,但是其对单粒子效应(SEE)较敏感。利用计算机辅助设计技术(TCAD)构建了SiGe HBT模型,研究了衬底类型、重离子入射位置、器件温度和重离子线性能量转移(LET)值对SiGe HBT单粒子瞬态(SET)效应的影响。研究结果表明,集电极/衬底结及其附近是器件的SET效应敏感区域,绝缘体上硅(SOI)工艺的引入有助于提高SiGe HBT的抗SEE能力。此外,载流子迁移率与自由载流子浓度是影响器件SET温度依赖性的最主要因素,随着温度进一步降低至极端低温,杂质不完全电离的影响也愈发凸显。随着LET值升高,SOI SiGe HBT的SET效应显著增强。尤其在低温与高LET耦合作用下,器件的SET电流峰值和电荷收集量远超在其他辐照条件下的。 展开更多
关键词 锗硅异质结双极晶体管(sige HBT) 绝缘体上硅(SOI)工艺 单粒子瞬态(SET) 单粒子效应(SEE) 计算机辅助设计技术(TCAD)
原文传递
SiGe HBT的Mextram 504模型温度参数提取与模型改进 被引量:3
4
作者 任铮 胡少坚 +2 位作者 蒋宾 王勇 赵宇航 《Journal of Semiconductors》 EI CAS CSCD 北大核心 2008年第5期960-964,共5页
针对IMEC0.13μm准自对准SiGe BiCMOS工艺制成的基区Ge组分二阶分布结构SiGe异质结双极晶体管,在25~125℃温度范围内,对其进行了包括Early电压,Gummel图形等在内的完整双极晶体管特性曲线测量,提取了该器件在25~125℃范围内的温... 针对IMEC0.13μm准自对准SiGe BiCMOS工艺制成的基区Ge组分二阶分布结构SiGe异质结双极晶体管,在25~125℃温度范围内,对其进行了包括Early电压,Gummel图形等在内的完整双极晶体管特性曲线测量,提取了该器件在25~125℃范围内的温度可变Mextram 504模型参数.在此基础上,为Mextram 504模型对0.13μm基区Ge组分二阶分布SiGe异质结双极晶体管探索了完整的模型提取方案.提出了对Mextram 504模型温度参数提取方法的改进,优化了提取流程.对SiGe异质结双极晶体管雪崩电流受温度影响的特性进行了讨论,为Mextram模型提出了雪崩外延层的有效厚度的温度变化经验公式和新的雪崩电流温度变化参数,提高了Mextram模型对不同温度下SiGe双极型晶体管进行模拟仿真的精确度. 展开更多
关键词 Mextram模型 0.13μm锗硅工艺 异质结双极晶体管 参数提取
在线阅读 下载PDF
多发射极Si/SiGe异质结晶体管 被引量:1
5
作者 邹德恕 袁颖 +7 位作者 史辰 徐晨 杜金玉 陈建新 董欣 王东风 高国 沈光地 《北京工业大学学报》 CAS CSCD 北大核心 2003年第2期179-181,共3页
在硅衬底上外延生长一层Si_(1-x)Ge_x合金材料,它的带隙随组分x的增加而变窄,如果用Si_(1-x)Ge_x窄带材料作晶体管基区,利用硅作为集电极和发射极构成双极晶体管,就可以很容易实现器件的高频、高速、大功率。设计了一种以Si/Si_(1-x)Ge_... 在硅衬底上外延生长一层Si_(1-x)Ge_x合金材料,它的带隙随组分x的增加而变窄,如果用Si_(1-x)Ge_x窄带材料作晶体管基区,利用硅作为集电极和发射极构成双极晶体管,就可以很容易实现器件的高频、高速、大功率。设计了一种以Si/Si_(1-x)Ge_x/Si为纵向结构,梳状10指发射区为横向结构的异质结晶体管,利用双台面工艺方法制造出具有如下参数的器件:电流增益β=26、V_(CB)=7V、I_(CM)≥180mA、f_T≤ 2GHz,实现了高频大功率,充分显示出Si/Si_(1-x)Ge_x材料的优越性。 展开更多
关键词 Si/sige异质结双极晶体管 梳状结构 双台面工艺 功率晶体管
在线阅读 下载PDF
SiGe HBT高频特性研究 被引量:1
6
作者 刘静 武瑜 高勇 《微电子学》 CAS CSCD 北大核心 2015年第1期130-135,共6页
从器件结构、工艺条件等方面,对影响SiGe HBT高频特性的因素进行对比分析,并在此基础上,对提高SiGe HBT频率特性的方法进行了总结归纳。渡越时间受温度改变影响,SiGe HBT的高频性能在低温下提高。多种形状的基区Ge分布影响基区渡越时间... 从器件结构、工艺条件等方面,对影响SiGe HBT高频特性的因素进行对比分析,并在此基础上,对提高SiGe HBT频率特性的方法进行了总结归纳。渡越时间受温度改变影响,SiGe HBT的高频性能在低温下提高。多种形状的基区Ge分布影响基区渡越时间,对提高频率起关键作用。降低工艺温度能有效减小杂质扩散,优化频率。采用新结构以减小发射极电阻,或增加工艺隔离步骤以抑制寄生参数,均可提高频率。 展开更多
关键词 sige HBT 频率 Ge分布 低温工艺
原文传递
与Si工艺兼容的Si/SiGe/SiHBT研究 被引量:2
7
作者 廖小平 《电子器件》 CAS 2001年第4期274-278,共5页
我们对 Si/Si Ge/Si HBT及其 Si兼容工艺进行了研究 ,在研究了一些关键的单项工艺的基础上 ,提出了五个高速 Si/Si Ge/Si HBT结构和一个低噪声 Si/Si Ge/Si HBT结构 ,并已研制成功台面结构 Si/Si Ge/Si HBT和低噪声 Si/Si Ge/Si HBT,为... 我们对 Si/Si Ge/Si HBT及其 Si兼容工艺进行了研究 ,在研究了一些关键的单项工艺的基础上 ,提出了五个高速 Si/Si Ge/Si HBT结构和一个低噪声 Si/Si Ge/Si HBT结构 ,并已研制成功台面结构 Si/Si Ge/Si HBT和低噪声 Si/Si Ge/Si HBT,为进一步高指标的 Si/Si Ge/Si 展开更多
关键词 兼容工艺 锗化硅 异质结双极型晶体管
在线阅读 下载PDF
基于0.35μm SiGe工艺的高速高精度CORDIC处理器的ASIC实现 被引量:3
8
作者 汪润来 邵菊花 +2 位作者 唐贻莲 高腾飞 杨荣喜 《微电子学》 CAS CSCD 北大核心 2007年第2期234-237,共4页
针对数字信号处理领域高速高精度实时运算的要求,实现了一种16位全流水高速高精度复数运算的通用CORDIC处理器。电路采用半定制设计方法,用0.35μm SiGe工艺库完成综合、静态时序分析、布局布线,最后在200 MHz时钟频率下通过Nanosim后... 针对数字信号处理领域高速高精度实时运算的要求,实现了一种16位全流水高速高精度复数运算的通用CORDIC处理器。电路采用半定制设计方法,用0.35μm SiGe工艺库完成综合、静态时序分析、布局布线,最后在200 MHz时钟频率下通过Nanosim后仿真。结果表明,电路达到了高速高精度的设计要求,可广泛应用于信号处理、雷达、通信等领域。 展开更多
关键词 高速高精度 sige工艺 CORDIC 数字信号处理 专用集成电路
在线阅读 下载PDF
基于0.13μm SiGe BJT工艺的25 GHz超宽带采样/保持电路 被引量:4
9
作者 杨潇雨 王永禄 孙伟 《微电子学》 CAS 北大核心 2021年第4期461-465,共5页
提出了一种基于0.13μm SiGe BJT工艺的超宽带采样/保持电路。采用辅助开关电路,优先对信号进行提前处理,提高了电路的线性度。采用全差分开环结构和多级级联输出缓冲器,有效减少了下垂率。在5 V电源电压和100 fF负载电容下,采用Cadence... 提出了一种基于0.13μm SiGe BJT工艺的超宽带采样/保持电路。采用辅助开关电路,优先对信号进行提前处理,提高了电路的线性度。采用全差分开环结构和多级级联输出缓冲器,有效减少了下垂率。在5 V电源电压和100 fF负载电容下,采用Cadence Spectre进行仿真分析。结果表明,在相干采样下,时钟频率为4 GHz;在高频18 GHz下,无杂散动态范围(SFDR)达63.99 dB,高频特性好。该电路的带宽达到25.1 GHz,适用于高速A/D转换器。 展开更多
关键词 采样/保持电路 宽带 辅助开关 sige BJT工艺
原文传递
一种基于SiGe BiCMOS工艺的单片集成光接收机前端放大电路 被引量:1
10
作者 陈宇星 徐永佳 +3 位作者 孔谋夫 廖希异 吴克军 徐开凯 《微电子学》 CAS 北大核心 2022年第6期936-941,共6页
基于0.13μm SiGe BiCMOS工艺,设计了一种25 Gbit/s的光接收机前端放大电路单片集成的放大电路。该电路实现了光接收机前端放大电路的单片集成,并采用带反馈系统的跨阻放大器、电感峰化、自动增益控制电路等设计有效提高了增益、带宽和... 基于0.13μm SiGe BiCMOS工艺,设计了一种25 Gbit/s的光接收机前端放大电路单片集成的放大电路。该电路实现了光接收机前端放大电路的单片集成,并采用带反馈系统的跨阻放大器、电感峰化、自动增益控制电路等设计有效提高了增益、带宽和系统稳定性。经仿真与测试,该设计增益达到69.9 dB,带宽为19.1 GHz,并在工业级芯片工作温度(-40℃~+85℃)下带宽误差不超过0.1%。该芯片工作时需要的供电电流为45 mA,功耗为81 mW,信号抖动RMS值为5.8 ps,具有良好的性能和稳定性。本设计提供了一种能够适用于100 Gbit/s(25 Gbit/s×4线)光互连系统的设计方案,具有广泛的应用前景。 展开更多
关键词 sige BiCMOS工艺 光接收机 跨阻放大器 光通信
原文传递
基于SiGe工艺的线性功率放大器设计 被引量:1
11
作者 贯会征 阎跃鹏 《微电子学与计算机》 CSCD 北大核心 2015年第1期64-67,共4页
基于SiGe Heterojunction Bipolar Transistors(HBT)工艺设计了一款线性射频功率放大器.该功率放大器采用三级级联结构,每一级采用自适应偏置网络,级间匹的网络集成在片内,匹配网络中的电感由绑定线实现.该功率放大器工作在2GHz,带宽50M... 基于SiGe Heterojunction Bipolar Transistors(HBT)工艺设计了一款线性射频功率放大器.该功率放大器采用三级级联结构,每一级采用自适应偏置网络,级间匹的网络集成在片内,匹配网络中的电感由绑定线实现.该功率放大器工作在2GHz,带宽50MHz,增益30dB,在1dB压缩点输出功率(P1dB)为27.1dBm,功率附加效率(PAE)为36%.该功放由3.4V电压供电,芯片尺寸1mm×0.7mm. 展开更多
关键词 sige HBT工艺 线性 功率放大器 自适应偏置
在线阅读 下载PDF
SiGe集成电路工艺技术现状及发展趋势 被引量:10
12
作者 马羽 王志宽 崔伟 《微电子学》 CAS CSCD 北大核心 2018年第4期508-514,共7页
介绍了基于SiGe材料的集成电路工艺技术概况,包括SiGe HBT器件结构、SiGe HBT特色双极工艺、SiGe BiCMOS工艺等。概述了SiGe工艺技术的应用情况以及国内外发展现状,并结合应用需求,提出了国内模拟集成电路制造用SiGe工艺技术的发展趋势。
关键词 异质结 sige HBT sige双极工艺 sige BICMOS工艺
原文传递
一种用于SKA的SiGe宽带低噪声放大器
13
作者 陈涛 庞东伟 +1 位作者 桑磊 曹锐 《合肥工业大学学报(自然科学版)》 CAS 北大核心 2019年第2期211-214,236,共5页
文章设计了一款用于平方公里阵列(Square Kilometer Array,SKA)接收前端的异质结双极型晶体管(heterojunction bipolar transistor,HBT)低噪声放大器。放大器的第1级在反馈电感的基础上采用电容负载,利用晶体管寄生电容拓展带宽;第2级... 文章设计了一款用于平方公里阵列(Square Kilometer Array,SKA)接收前端的异质结双极型晶体管(heterojunction bipolar transistor,HBT)低噪声放大器。放大器的第1级在反馈电感的基础上采用电容负载,利用晶体管寄生电容拓展带宽;第2级利用发射极跟随放大器实现宽带内稳定的输出阻抗。采用HHNEC 180 nm SiGe工艺对电路进行仿真,版图仿真结果表明,在0.5~1.5 GHz内,噪声系数低于1.16 dB,最小噪声系数为0.76 dB,S_(21)大于15 dB。整个电路尺寸为1.1 mm×0.98 mm(含焊盘),在3.3 V供电电压下,功耗为34 mW。 展开更多
关键词 宽带 超低噪声 sige工艺 低噪声放大器 平方公里阵列(SKA)
在线阅读 下载PDF
基于SiGe工艺多抽头电感结构的紧凑型Wilkinson功分器
14
作者 张斌 秦战明 +3 位作者 孙文俊 蒋颖丹 汪柏康 张礼怿 《现代电子技术》 北大核心 2024年第10期13-17,共5页
为了解决传统Wilkinson功分器损耗高、尺寸大的问题,从功分器的理论分析出发,将传统的微带线结构和LC集总式结构进行改进,在隔离电阻处引入频率补偿电容,设计一种新型的多抽头电感结构的紧凑型宽带二等分功分器。所设计的功分器基于0.18... 为了解决传统Wilkinson功分器损耗高、尺寸大的问题,从功分器的理论分析出发,将传统的微带线结构和LC集总式结构进行改进,在隔离电阻处引入频率补偿电容,设计一种新型的多抽头电感结构的紧凑型宽带二等分功分器。所设计的功分器基于0.18μm SiGe BiCMOS工艺。射频/微波电磁仿真显示,在8~16 GHz的频带范围内,功分器的分配损耗小于0.8 dB,隔离度大于20 dB,端口回波损耗大于15 dB,核心电路版图面积仅为0.30 mm×0.25 mm,可满足宽带功分器低损耗、小型化、高隔离度的设计要求。 展开更多
关键词 WILKINSON功分器 多抽头电感 sige工艺 二等分结构 补偿电容 低损耗 小型化
在线阅读 下载PDF
锗硅SiGe外延技术中提高西格玛沟槽刻蚀工艺稳定性的方法
15
作者 张旭升 《集成电路应用》 2019年第7期19-21,共3页
伴随着CMOS技术集成度的日益增大以及关键尺寸的日渐缩小,传统CMOS工艺中采用的应力拉升方式已经无法满足器件对于PMOS驱动电流的要求。在关键尺寸进入28 nm及以下后,必须采用锗硅(SiGe)外延技术来加大PMOS的压应力,以此提高器件的整体... 伴随着CMOS技术集成度的日益增大以及关键尺寸的日渐缩小,传统CMOS工艺中采用的应力拉升方式已经无法满足器件对于PMOS驱动电流的要求。在关键尺寸进入28 nm及以下后,必须采用锗硅(SiGe)外延技术来加大PMOS的压应力,以此提高器件的整体响应速度。而在锗硅(SiGe)外延技术中,西格玛沟槽刻蚀是影响PMOS驱动电流的关键工艺步骤。西格玛沟槽刻蚀的关键尺寸的稳定性决定了器件性能的稳定性。西格玛沟槽刻蚀由一系列的干法刻蚀、湿法清洗、湿法刻蚀组成,其工艺的关键尺寸达到原子量级的卡控标准,但是干法刻蚀后的高分子副产物以及后续硅表面多种溶液的湿法处理,给整个西格玛沟槽刻蚀的关键尺寸的稳定性带来了诸多影响因子。基于干法/湿法刻蚀以及硅表面的清洗处理,提出锗硅(SiGe)外延技术中提高西格玛沟槽刻蚀工艺稳定性的方法。 展开更多
关键词 集成电路制造 28 nm CMOS 锗硅外延 西格玛沟槽刻蚀 TMAH 工艺稳定性
在线阅读 下载PDF
25~40GHz非对称单刀双掷开关的设计与实现
16
作者 张浩 汪璨星 《半导体技术》 CAS 北大核心 2020年第10期754-759,共6页
针对Ka波段单片收发(T/R)集成电路对发射大功率和高隔离度的需求,分析了传统单刀双掷(SPDT)开关中并联、串联晶体管尺寸对插入损耗、隔离度和线性度的影响,设计了一款非对称的毫米波单刀双掷开关,通过去除发射通道上的并联支路,提高发... 针对Ka波段单片收发(T/R)集成电路对发射大功率和高隔离度的需求,分析了传统单刀双掷(SPDT)开关中并联、串联晶体管尺寸对插入损耗、隔离度和线性度的影响,设计了一款非对称的毫米波单刀双掷开关,通过去除发射通道上的并联支路,提高发射通道的1 dB压缩点输出功率。同时,通过串联和并联电感与晶体管寄生电容并联谐振的方式,提高发射和接收通道的隔离度。该开关采用0.13μm SiGe BiCMOS工艺实现,测试结果表明,在25~40 GHz频率范围内,接收模式下,插入损耗S31小于4 dB,回波损耗S11和S33分别小于-10.8 dB和-11.8 dB;发射模式下,插入损耗S21小于1.8 dB,1 dB压缩点输出功率大于18.2 dBm,隔离度S32大于19 dB,回波损耗S11和S22分别小于-14.6 dB和-15.9 dB。该Ka波段非对称单刀双掷开关芯片的核心面积仅0.21 mm2。 展开更多
关键词 单刀双掷(SPDT)开关 非对称 KA波段 锗硅(sige) BICMOS工艺
原文传递
一种宽频压控振荡器及高速双模预分频器的设计与实现 被引量:2
17
作者 兰晓明 颜峻 +1 位作者 马何平 石寅 《微电子学与计算机》 CSCD 北大核心 2010年第2期45-48,54,共5页
针对射频无线收发机的需求,利用开关电容阵列和多个VCO核的结构设计了一个分段线性超宽频压控振荡器(VCO).采用全电流模逻辑(CML)结构的双模预分频器能满足振荡器最高频率输出的要求.基于IBM0.35SiGe BiCMOS工艺的流片测试结果表明,电... 针对射频无线收发机的需求,利用开关电容阵列和多个VCO核的结构设计了一个分段线性超宽频压控振荡器(VCO).采用全电流模逻辑(CML)结构的双模预分频器能满足振荡器最高频率输出的要求.基于IBM0.35SiGe BiCMOS工艺的流片测试结果表明,电源电压为2.8V时,该压控振荡器的频率能够覆盖2.75~5.73GHz的频段,调频灵敏度约为100MHz/V,在偏离中心频率1MHz处,单边带相位噪声最佳值达到了-120.32dBc/Hz,预分频器后仿最高工作频率达9.6GHz,两部分核心总工作电流为10mA. 展开更多
关键词 压控振荡器 预分频器 宽频 电流模逻辑sige BICMOS工艺
在线阅读 下载PDF
基于锗硅工艺0.01~2GHz低温低噪声放大器设计 被引量:1
18
作者 潘北军 张诚 +1 位作者 陆勤龙 宾峰 《低温与超导》 CAS 北大核心 2024年第8期17-22,共6页
低频超宽带低噪声放大器是低温超导测试系统中核心器件之一。本文采用锗硅异质结双极型晶体管,单电源两级放大电路结构,通过电阻负反馈电路设计,实现了一款频率范围为0.01~2 GHz的低温低噪声放大器,该放大器增益大于33 dB,输入输出回波... 低频超宽带低噪声放大器是低温超导测试系统中核心器件之一。本文采用锗硅异质结双极型晶体管,单电源两级放大电路结构,通过电阻负反馈电路设计,实现了一款频率范围为0.01~2 GHz的低温低噪声放大器,该放大器增益大于33 dB,输入输出回波损耗小于-10 dB,15 K测试环境中,平均噪声温度10 K,功耗15 mW。该放大器目前已应用于超导信号测试系统中,解决了低温超导测试中极微弱信号放大难题,提高了测试系统灵敏度和测试效率。 展开更多
关键词 低温 低噪声放大器 超导 锗硅工艺
原文传递
一种12位2 GS/s BiCMOS采样保持电路 被引量:1
19
作者 孙伟 王永禄 +1 位作者 杨鑫 何基 《微电子学》 CAS 北大核心 2019年第3期326-330,共5页
基于130 nm BiCMOS工艺,设计了一种12位高速采样保持电路,对电路的主要性能进行了分析。电路采用差分结构,采样开关是开环交换射极跟随开关。在输入信号范围内,缓冲器的线性度较高。采用Cadence Spectre软件进行仿真。结果表明,当采样率... 基于130 nm BiCMOS工艺,设计了一种12位高速采样保持电路,对电路的主要性能进行了分析。电路采用差分结构,采样开关是开环交换射极跟随开关。在输入信号范围内,缓冲器的线性度较高。采用Cadence Spectre软件进行仿真。结果表明,当采样率为2 GS/s,模拟输入差分信号为992 MHz频率、0.5Vpp幅度的正弦波时,SFDR达75.11 dB,SNDR达73.82 dB,电路功耗仅为98 mW,满足了12位采样保持的要求。 展开更多
关键词 采样保持电路 sige BICMOS工艺 射极跟随开关
原文传递
一款低相位噪声的可编程分频器 被引量:9
20
作者 王增双 高晓强 《半导体技术》 CAS 北大核心 2019年第12期916-920,共5页
设计了一款低相位噪声的可编程分频器,主要用于高鉴相频率的锁相环频率源中。电路设计采用2/3分频器级联结构,通过数选电路实现连续可变分频。从相位噪声产生机理、噪声来源及相位噪声与抖动的关系等方面分析影响分频器相位噪声的关键因... 设计了一款低相位噪声的可编程分频器,主要用于高鉴相频率的锁相环频率源中。电路设计采用2/3分频器级联结构,通过数选电路实现连续可变分频。从相位噪声产生机理、噪声来源及相位噪声与抖动的关系等方面分析影响分频器相位噪声的关键因素,通过工艺选择、电路设计和仿真分析来优化分频器的相位噪声。采用0.13μm SiGe BiCOMS工艺进行了设计仿真和流片,芯片面积为1.3 mm^2。测试结果表明:该分频器最高工作频率为20 GHz,电源电压为+3.3 V,最大电流为80 mA,可实现1~31连续分频,在输入6 GHz正弦波信号下20分频时的相位噪声为-145 dBc/Hz@1 kHz。 展开更多
关键词 低相位噪声 分频器 锁相环(PLL) sige BiCOMS工艺
原文传递
上一页 1 2 下一页 到第
使用帮助 返回顶部